SF32LB55xハードウェア設計ガイド — 回路図設計¶

5. 回路図設計ガイドライン¶

5.1. 電源系統¶

QFN68LのSF32LB551には、VDD2、BUCK2_VSW、BUCK2_VOUT、LDOVCC2_VOUT、AVDD_DSIの各ピンがありません。電源とコンデンサーの表は、選択したパッケージに存在するピンにのみ適用してください。BGAパッケージはBUCK出力を2系統備え、BUCK2はBUCKまたはLDOモードで動作します。BUCKモードを推奨します。QFN68LのBUCK出力は1系統です。

必要なコンデンサーは対応するピンの近くに配置し、BUCKの電流ループを小さく保ち、レイアウト前にBUCK／LDOの動作モードを確認してください。リセット回路とPOR／BORのタイミングは実機で検証します。

資料間に不一致があります。SiFliの中国語版ハードウェアアプリケーションガイドの表3-3とV1.0回路図チェックリストの項目9は、VDD_RTCに1 µFを指定しています。一方、同ガイドの基準回路図でC0313は0.1 µFと記載されています。各値の適用条件は資料に説明されていません。設計リリース前に対象デバイスの値をSiFliへ確認し、推測で不一致を解消しないでください。

VDD1とVDD2は同時に投入してください。SF32LB551にはVDD2がありません。RSTNをVDD1の入力電圧ドメインへプルアップし、0.1 µFをGNDへ接続します。基準回路図ではプルアップ電源が1.8 V/3.3 Vと記され、抵抗は10 kΩです。設計で使用するVDD1の電圧ドメインに合ったレベルを選んでください。図5.1-1には、PORレベル1.50 V、2.5 V～1.5 Vの範囲で設定できるBOR、RSTNの0.7 Vのマーカーが示されています。図5.1-3の実測波形では、電源の立ち上がりからリセット解除まで約700 µsです。これは当該例の測定結果であり、すべての設計で保証される遅延ではありません。

SiFliのハードウェアアプリケーションノートに従い、BUCK用インダクターは4.7 µH、直流抵抗DCR ≤ 0.4 Ω、飽和電流Isat ≥ 450 mAを満たすものを選びます。

5.2. ブートモード¶

Highモードでは電源投入後にダウンロードモードへ入り、Lowモードではユーザープログラムを起動します。量産治具で必要なブート状態を強制できること、また製品筐体や試験アクセスによってブート関連ピンが操作できなくならないことを確認してください。

Modeピンの電圧ドメインはVDDIOAと共通です。外付けの10 kΩ抵抗で対応する電源またはGNDに接続し、安定したレベルを保ってください。フローティングや意図しないレベル変化は避けます。量産基板では、ファームウェア書き込みと水晶校正用のModeテストポイントが必須ですが、ジャンパーは不要です。試験基板にはジャンパー用の領域を確保し、アプリケーションが停止した場合にダウンロードモードで起動して復旧できるようにしてください。

5.3. クロック生成¶

両方の水晶振動子をチップの近くに配置し、配線を短く対称に保ち、整合コンデンサー用フットプリントを確保してください。水晶ネットをRF、BUCK、ディスプレイ、モーターのノイズから保護します。

5.4. RF¶

SF32LB55xのRFフロントエンドには、チップ内蔵の広帯域整合フィルター技術が使用されています。RF基板配線の特性インピーダンスを50 Ωに保ち、スプリアスフィルタリングとアンテナ整合のためにπ型整合回路を確保してください。最終的な部品値は実際のアンテナとPCBレイアウトで評価して決定します。選定したアンテナがすでに整合済みの場合、通常は確保した整合回路に追加部品を実装する必要はありません。

RF配線の基準GNDを連続させ、整合回路をチップ側の近くに配置し、AVDD_BRFのフィルターをピンの近くに置きます。DC-DC、VBAT、水晶振動子、高速クロック、SPI、SDIO、I2S、UARTの配線はRF領域から離してください。

RF基準回路ではANTにC0323（15 pF/50 V）を直列接続し、GNDへの並列位置C0318とC0319は未実装（NF）としています。これらは例示値であり、すべてのアンテナに適用できる整合値ではありません。

5.5. ストレージインターフェース¶

SF32LB55xはOPI PSRAM、QSPI NOR／NAND FlashおよびPSRAM、SDIO eMMCまたはMicro SDに対応します。パッケージによって使用可能なピンとインターフェースが異なるため、ピンを確定してPCBスタックアップをレビューする前にストレージを選定してください。

BGA145の外付けOPI PSRAMは1チャネル、BGA169は2チャネルです。表5.5-1～5.5-3は、BGA145の構成とBGA169の2個のメモリーを示しており、同一パッケージの3チャネルではありません。QSPIの各表はQSPI2、QSPI3、QSPI4に対応します。SDIOの各表はSDIO1の4ビット／8ビットモードとSDIO2の4ビットモードに対応します。

外付けQSPI PSRAMにはQSPI2を推奨します。HCPUのGPIOで外付けOPI/QSPI PSRAMの電源を制御する場合、PUタイプのHCPUピンを使用し、Highでオン、Lowでオフにしてください。内蔵FlashのVDD_SIPをスイッチ制御する場合はPA58を使用し、同じ極性で制御します。QSPI4にNOR Flashを追加するか決める前に、LCPUの加速度・心拍アルゴリズムに必要なFlash容量をSiFliのFAEと確認してください。

原資料のOPI表では方向の表記が統一されていません。BGA145の基準回路図、BGA169メモリー1の基準回路図、メモリー2の基準回路図では、MCUのPA37/PA20およびPA07/PA08から外付けPSRAMのCS#とCLKへ接続されています。したがって、以下の表ではMCU側を基準にし、CS#とCLKをMCU出力／PSRAM入力として記載します。回路図ではDQS/DMの固定方向は確認できないため、選定したPSRAMのデータシートで機能と方向を確認してください。

図示の各PSRAMは1.8 V電源、0.1 µFを3個、1 µF/6.3 Vを1個使用します。未接続のRESET#やNC/CLK#は図示のメモリーに固有です。選択した部品のデータシートを確認し、そのまま一般化しないでください。

5.6. ディスプレイとタッチのインターフェース¶

ディスプレイにはMIPI DSI、SPI／QSPI、MCU8080、JDIを選べます。ピン割り当てとPCB配線を決める前にパネルを選び、インターフェース幅、クロック、電源制御、タッチ割り込み、バックライト方式をまとめて確認してください。

パラレルJDIとシリアルJDIは、PA側のLCDC1またはPB側のLCDC2に割り当てられた信号グループで利用できます。以下の表はPA/LCDC1のピン割り当てのみを示しています。SiFliはPB/LCDC2の利用を推奨しています。原資料にはLCDC2の個別ピン割り当て表がないため、実際の割り当てはチップのピン多重化機能表で確認し、LCDC1の表から推定しないでください。

ディスプレイのピン選択に関する注意：

• TEには、PA側の別のGPIOも使用できます。
• パネルがDSI経由のTE信号に対応している場合、専用のTEピンは不要です。
• RESETには、PB側の別のGPIOも使用できます。

ディスプレイのピン選択に関する注意：

• TEにはPA77、または信号を模擬するPA側の別のGPIOを使用できます。
• RESETには任意のGPIOを使用できます。常時表示（AOD）を使用する場合は、PB側GPIOの使用を推奨します。

ディスプレイのピン選択に関する注意：

• TEにはPA77、または信号を模擬するPA側の別のGPIOを使用できます。
• RESETには任意のGPIOを使用できます。常時表示（AOD）を使用する場合は、PB側GPIOの使用を推奨します。

SiFliのハードウェアアプリケーションガイドではRDXを読み出しストローブ信号としていますが、説明の末尾には「データを書き込む」とあります。これはRDXという信号名および対になるWRX書き込みストローブ信号と矛盾するため、本記事では原文の表現上の誤りとして扱います。読み戻しの可否とタイミングは表示コントローラーによって異なるため、コントローラーのデータシートで確認してください。

BL_PWMにはGPTIM1_CHx機能を持つGPIOを使用し、冷間起動時にバックライトが意図せず点灯しないよう、適切なプルアップまたはプルダウン状態に設定してください。

5.7. ウェイク、GPADC、製造インターフェース¶

ウェイク、アナログ、デバッグ、量産用アクセスは、筐体や治具を考慮して計画してください。ウェイクピンには明確なアイドルレベルとESD保護が必要です。GPADC分圧回路ではセトリング時間と漏れ電流のバランスを取り、EVTおよび量産でデバッグ／書き込みアクセスを確保してください。

SF32LB55xはHCPUのウェイクアップ要因4系統（WKUP_A0～WKUP_A3）とLCPUのウェイクアップ要因6系統（WKUP_B0～WKUP_B5）を備え、各信号は対応するCPUのみを起こします。Hibernateから起動できるのはLCPUの6系統だけです。10本の入力はフローティングにせず、用途に応じた外付けプルアップ／プルダウンでスリープ時のリークを防いでください。

基準回路では、KEY1をPB48に接続し、10 kΩでVDD_1V8へプルアップしています。ESD保護とコンデンサーも示されています。KEY2側には10 kΩのプルアップとESD保護があり、ジャンパーでPA08、PA77、PA78のいずれかに接続する構成です。C0004はNF（未実装）と記されています。これらは回路例であり、すべての端子がウェイク対応という意味ではありません。PA08は表5.7-1に記載されていません。表に示すウェイク対応入力から実際に使用する端子を選び、各入力のアイドル時レベルを確定してください。

モーターPWMにはGPTIM1_CHxを備えたGPIOを使います。PU/PDのピン特性を選び、コールドスタートでモーターが意図せず作動しないようにします。基準回路はGPIO17（PA44）、ローサイドトランジスタ、1 MΩのゲートプルダウンを使用し、モーターに3 V、MCUには別の3.3 V電源を供給します。

SiFliのハードウェアアプリケーションガイドでは、GPADCは5チャネル、10ビットで、入力範囲は0～0.9 Vとされています。保守的な基板設計では、VINが0.9 V未満の場合のみ直接接続し、それ以上では分圧してVADCを0.9 V未満に保ちます。バッテリー測定では、原資料のR1:R2が約5:1、MΩ級の抵抗を参考にしてください。分圧電流を減らすとセトリング時間が長くなります。図示の回路はVADCとGND間に0.1 µFを接続しています。VADC = VIN × R2 / (R1 + R2)で最大バッテリー電圧と抵抗公差を確認します。表5.7-2の電流値はVIN = 4.2 Vでの値であり、すべてのバッテリー条件に当てはまりません。

資料間に差異があります。優先度の高いOpenSiFliハードウェアアプリケーションガイドは、GPADCを10ビット・5チャネル、入力範囲を0～0.9 Vとしています。V1.0回路図チェックリストの項目2は最大入力電圧を1.0 Vとしていますが、チャネル数は示していません。一方、SF32LB55xデータシートV1.7.2の3.2.1節は、シングルエンド入力8チャネルまたは差動入力4組をサポートし、入力範囲をそれぞれ0～1.1 V、−0.7～0.7 Vとしています。ピン表にはGPADC_CH0～CH7が記載されています。現行のSDK ADCガイドも8チャネル（0～7）と最大サンプリング電圧1.1 Vを記載しています。SiFliはチャネル数と電圧上限の差を説明していません。書面で確認されるまで、本ガイドでは優先度の高い資料に基づき、GPADCを5チャネル、入力範囲を0～0.9 Vとして設計します。VADCを0.9 V未満に保ち、1.0 Vや1.1 Vを承認済みの設計上限と見なさず、対象の型番とパッケージで使用できるチャネルをSiFliに確認してください。

心拍・加速度センサーのI2C/SPI、制御、ウェイク割り込みにはLCPUのインターフェースを使ってください。低IqのDC-DC、LDO、ロードスイッチを選び、必要に応じて電源を切り替えます。

外付けBluetoothオーディオはHCPUのUART1を使います。電圧レベルを合わせ、必要ならレベル変換器を追加してください。モジュールの電源を切る際は変換器の電源も同時に切り、リークを防ぎます。SF32LB55xがStandbyに入ってもモジュールの電源を維持し、電源イネーブルがアクティブLowの場合は、デフォルトPDのLCPU GPIOを使用します。

UART RXDをフローティングにせず、ファームウェア初期化時に内部プルアップを有効にします。UART3はデフォルトのログポートです。SiFliは量産書き込みと水晶校正用のオフライン書き込み器を提供しています。VBAT、GND、VDDIOA、VDDIOB、RSTN、Mode、SWDIO、SWCLK、RXD1、TXD1、RXD3、TXD3のテストポイントを最低限設けます。量産治具で必要なサブセットはVBAT、GND、boot_mode、VDDIOB、RXD3、TXD3です。VBATとboot_modeは原資料の治具信号名なので、配線前に実際の基板電源とMode接続へ対応付けてください。

原図では、VDD_1V8をコネクターの1番ピン（VTref）に接続し、SWDIOとSWCLKをそれぞれ22 Ωの直列抵抗を介して7番ピンと9番ピンに接続しています。標準のJ-Link SWDでも1番ピンはVTref、つまりターゲット電圧の基準入力であり、プローブの電源出力ではありません。標準ケーブルを接続する前に、コネクターの向きと1.8 Vへの対応を確認してください。

最終更新: 2026-10-19