SF32LB56xハードウェア設計ガイド — 回路図チェックリスト¶
SF32LB56xハードウェア設計ガイドの一部
このページでは、5.8節の回路図チェック項目を確認できます。回路図設計ガイドに戻ると、各項目の設計背景を確認できます。
5.8. 回路図チェックリスト¶
以下の各表では、回路図の機能ブロックごとに確認項目をまとめています。「対象」列がある場合は、記載されたバリアントに該当する項目のみ適用してください。
5.8.1. パッケージ¶
表 5.8.1-1: パッケージのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | 選定した品番のパッケージが正しく、ピン名とピン番号も一致している | 全チップ | 必須 |
5.8.2. 電源¶
表 5.8.2-1: 電源チェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | PVDD電源電圧は1.8～3.3 Vとする。SF32LB56xU/SF32LB56xVでは1.8 V、SS6700Aでは3.3 Vを推奨する | 全チップ | 必須 |
| 2 | BUCK_LXおよびBUCK_FBの接続が正しい | 全チップ | 必須 |
| 3 | LDO_VOUT1出力にテストポイントを設けるか、電圧測定に便利な位置にフィルターコンデンサーを配置する | 全チップ | 必須 |
| 4 | LDO_VOUT2出力にテストポイントを設けるか、電圧測定に便利な位置にフィルターコンデンサーを配置する | 全チップ | 必須 |
| 5 | VDD_RET出力にテストポイントを設けるか、電圧測定に便利な位置にフィルターコンデンサーを配置する | 全チップ | 必須 |
| 6 | VDD_RTC出力にテストポイントを設けるか、電圧測定に便利な位置にフィルターコンデンサーを配置する | 全チップ | 必須 |
| 7 | VDDIO1電源電圧は1.8～3.3 Vとする。SF32LB56xUは1.8 V、SS6700Aは3.3 Vを使用する。VDDIO1はPBR0制御のもとで外付けFlashと連動して切り替えてもよい。PBR0で制御しない場合は、プログラム書き込み中に給電されていることを確認する。GPIOで制御する場合はPB22を推奨し、書き込みツールでこの電源レールを有効にする | SF32LB560/561/563/56WおよびSS6700A | 必須 |
| 8 | SF30147からVDDIO1に給電する場合はLVSW1を推奨する。書き込みツールでこの電源レールを有効にする | SF32LB560/561/563/56WおよびSS6700A | 必須 |
| 9 | VDDIO2電源電圧は1.8～3.3 Vとする。初回基板では0 Ωの直列抵抗を確保する（SF32LB56xUは1.8 V、SS6700Aは3.3 Vを推奨） | SF32LB560/561/563/56WおよびSS6700A | 必須 |
| 10 | VDDIO3電源電圧は1.8～3.3 Vとする。初回基板では0 Ωの直列抵抗を確保する（SF32LB56xUは1.8 V、SS6700Aは3.3 Vを推奨） | SF32LB560/561/563/56WおよびSS6700A | 必須 |
| 11 | VDDIO4電源電圧は1.8～3.3 Vとする。初回基板では0 Ωの直列抵抗を確保する（SF32LB56xUは1.8 Vを推奨。SS6700Aにはこの電源レールがない） | SF32LB560/561/563/56W | 必須 |
| 12 | VDDIOA電源電圧は1.8～3.3 Vとする。初回基板では0 Ωの直列抵抗を確保する | SF32LB565/567 | 必須 |
| 13 | VDDIOA2電源電圧は1.8～3.3 Vとする。初回基板では0 Ωの直列抵抗を確保する | SF32LB565/567 | 必須 |
| 14 | VDDIOB電源電圧は1.8～3.3 Vとする。初回基板では0 Ωの直列抵抗を確保する | SF32LB565/567 | 必須 |
| 15 | VDDIOSA電源電圧は1.8 Vとし、電源制御用ロードスイッチを設ける | SF32LB565/567 | 必須 |
| 16 | VDDIOSB電源電圧は1.8 Vとし、電源制御用ロードスイッチを設ける | SF32LB565/567 | 必須 |
| 17 | VDDIOSC電源電圧は1.8 Vとし、常時給電する | SF32LB565/567 | 必須 |
| 18 | AVDD33_ANA電源電圧は3.3 Vとする | 全チップ | 必須 |
| 19 | AVDD33_AUD電源電圧は3.3 Vとする | 全チップ | 必須 |
| 20 | バッテリー電圧が電源オンしきい値を下回っていても充電入力からシステムを起動できるよう、電源パス管理機能付き充電ICの使用を推奨する | 全チップ | 必須 |
| 21 | 電源パス管理機能のない充電ICを使用する場合、トリクル充電電流を40 mA以上とする | 全チップ | 必須 |
| 22 | 該当する場合、SF32LB56xUとSS6700の電源設計にハードウェア互換性を持たせる | SF32LB560/561/563/56WおよびSS6700A | 必須 |
| 23 | SF30147から給電する場合、レジスター制御にはSF32LB56x専用のTWIインターフェースを使用する | 全チップ | 必須 |
| 24 | SF30147のTWIがGセンサーのI2Cバスを共有する場合、TWIが正常に動作できるようGセンサーI2Cのプルアップ電源を常時オンにする | 全チップ | 必須 |
| 25 | SF30147から給電する場合、EN制御のロードスイッチやLDOを使用してもよい。ENの電源ドメインはPVDDまたはAVDDとし、1.8 V／3.3 VレベルのMCU GPIOからスイッチを制御しない。代わりにENをGNDに接続し、レジスターで対応する電源レール出力を制御してもよい | 全チップ | 必須 |
| 26 | SF30147から給電する場合、BUCKとLDO1はそれぞれのイネーブル信号EN_BUCK、EN_LDO1でのみ制御でき、内部レジスターによる制御には対応しない | 全チップ | 必須 |
| 27 | 56xのPVDDは、SF32LB56xUではVDDIO3、SF32LB56xVではVDDIOBと一致させる。PVDDの方が低い場合、たとえばI/O電源が3.3 VでPVDDが1.8 Vの場合、StandbyおよびHibernate時にI/O電源レールで約15 µAのリーク電流が発生する | 全チップ | 必須 |
5.8.3. 電源コンデンサーとインダクター¶
表 5.8.3-1: 電源コンデンサーとインダクターのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | PVDDのバルクコンデンサーを10 uF以上とする | 全チップ | 必須 |
| 2 | BUCK_FBコンデンサーを4.7 uFとする | 全チップ | 必須 |
| 3 | LDO_VOUT1コンデンサーを4.7 uFとする | 全チップ | 必須 |
| 4 | LDO_VOUT2コンデンサーを4.7 uFとする | 全チップ | 必須 |
| 5 | VDD_RETコンデンサーを0.47 uFとする | 全チップ | 必須 |
| 6 | VDD_RTCコンデンサーを1 uFとする | 全チップ | 必須 |
| 7 | VDDIO1コンデンサーを1 uF以上とする | SF32LB560/561/563/56WおよびSS6700A | 必須 |
| 8 | VDDIO2コンデンサーを1 uF以上とする | SF32LB560/561/563/56WおよびSS6700A | 必須 |
| 9 | VDDIO3コンデンサーを1 uF以上とする | SF32LB560/561/563/56WおよびSS6700A | 必須 |
| 10 | VDDIO4コンデンサーを1 uF以上とする | SF32LB560/561/563/56W | 必須 |
| 11 | VDDIOAコンデンサーを1 uF以上とする | SF32LB565/567 | 必須 |
| 12 | VDDIOA2コンデンサーを1 uF以上とする | SF32LB565/567 | 必須 |
| 13 | VDDIOBコンデンサーを1 uF以上とする | SF32LB565/567 | 必須 |
| 14 | VDDIOSAコンデンサーを0.1 uF以上とする | SF32LB565/567 | 必須 |
| 15 | VDDIOSBコンデンサーを0.1 uF以上とする | SF32LB565/567 | 必須 |
| 16 | VDDIOSCコンデンサーを0.1 uF以上とする | SF32LB565/567 | 必須 |
| 17 | MIC_BIASコンデンサーを1 uFとする | 全チップ | 必須 |
| 18 | AVDD33_ANAコンデンサーを4.7 uF以上とする | 全チップ | 必須 |
| 19 | AVDD33_AUDコンデンサーを4.7 uF以上とする | 全チップ | 必須 |
| 20 | AVDD33_BRFコンデンサーを4.7 uF以上とする | SF32LB565/567 | 必須 |
| 21 | AUD_VREFコンデンサーを1 uFとする | 全チップ | 必須 |
| 22 | GPADC VREFPコンデンサーを4.7 uFとする | 全チップ | 必須 |
| 23 | BUCKインダクターの品番がSF32 承認ベンダーリスト（AVL）に掲載されている | 全チップ | 必須 |
| 24 | BUCKインダクターがSiFli推奨品でない場合、L = 4.7 uH、DCR ≤0.4 ohm、Isat ≥450 mAを満たす | 全チップ | 必須 |
| 25 | PVDD電源電圧を1.8 Vとし、VBAT駆動の1.8 V DCDCを推奨する | 全チップ | 必須 |
| 26 | GPSなど干渉に敏感な周辺デバイスを搭載する場合、BUCK_LXに対地シャントコンデンサー用のフットプリントを確保する。容量値は実機評価で決定する | 全チップ | 必須 |
| 27 | 選定したDCDCの静止電流を記録し、プロジェクト要件を満たすことを確認する | 全チップ | 必須 |
| 28 | 選定したLDOの静止電流を記録し、プロジェクト要件を満たすことを確認する | 全チップ | 必須 |
5.8.4. クロック¶
表 5.8.4-1: クロックチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | 48 MHzメイン水晶振動子の品番がAVLに掲載されている | 全チップ | 必須 |
| 2 | 48 MHz水晶振動子がAVL非掲載の場合、7 pF ≤ CL ≤ 12 pF（8.8 pF推奨）、周波数許容差 ≤±10 ppm、ESR ≤30 Ω（22 Ω推奨）を満たす | 全チップ | 必須 |
| 3 | 32.768 kHz RTC用水晶振動子の品番がAVLに掲載されている | 全チップ | 必須 |
| 4 | 32.768 kHz水晶振動子がAVL非掲載の場合、CL ≤12.5 pF（7 pF推奨）、周波数許容差 ≤±20 ppm、ESR ≤80 kΩ（38 kΩ推奨）を満たす | 全チップ | 必須 |
5.8.5. グラウンド信号¶
表 5.8.5-1: グラウンド信号チェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | すべてのVSS信号をGNDに接続する | 全チップ | 必須 |
5.8.6. ブートモード¶
表 5.8.6-1: ブートモードチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | MODEには内部プルダウンがある。VDDIOAへの10 kΩプルアップを確保し、プログラム書き込み時にMODEをHighに駆動する | 全チップ | 必須 |
| 2 | MODE信号にテストポイントを設け、量産用プログラミング治具まで引き出す | 全チップ | 必須 |
5.8.7. RF¶
表 5.8.7-1: RFチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | ANT信号にシングルエンド50 Ωの特性インピーダンス要件を明記する | 全チップ | 必須 |
| 2 | ANT信号にπ型整合回路を設ける。並列コンデンサーはNC（未実装）とし、直列コンデンサーは15 pFとする | 全チップ | 必須 |
5.8.8. I/Oリソース割り当て¶
表 5.8.8-1: I/Oリソース割り当てチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | 回路図と一致するGPIOリソース割り当て表を用意する | 全チップ | 必須 |
| 2 | リソース表のGPIO割り当てが回路図と一致している | 全チップ | 必須 |
| 3 | GPIO出力を制御する場合、コールドブート時のデフォルトPU/PD状態を考慮し、必要に応じて関連する周辺デバイスを事前に有効化する | 全チップ | 必須 |
| 4 | 実際のGPIO割り当てがSiFliの推奨に従っている（I/O設定ファイルを参照） | 全チップ | 必須 |
5.8.9. ハードウェアウェイクアップ¶
表 5.8.9-1: ハードウェアウェイクアップのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | Hibernate/Standbyからのウェイクアップ割り込みソースが正しい：PA50、PA51、PB32、PB33、PB34、PBR0、PBR1、PBR2の計8ピン | SF32LB560/561/563/56WおよびSS6700A | 必須 |
| 2 | Hibernate/Standbyからのウェイクアップ割り込みソースが正しい：PA50～PA54、PB32～PB36、PBR0～PBR3の計14ピン | SF32LB565/567 | 必須 |
| 3 | ソフトウェア設定に応じて、ウェイクアップピンからHCPUまたはLCPUを起動できる | 全チップ | 必須 |
| 4 | Gセンサーや心拍センサーなど、LCPU側周辺デバイスの割り込み信号と制御信号はPB GPIOに接続する | 全チップ | 必須 |
5.8.10. ストレージ¶
表 5.8.10-1: ストレージチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | MPI3（SD2）にSPI NAND FlashまたはSD NAND Flashを接続する。SF32LB56xUの外付けFlashでは、Flash電源電圧がVDDIO3と一致することを確認する | SF32LB560/561/563/56WおよびSS6700A | 必須 |
| 2 | MPI3（SD2）にSPI NAND FlashまたはSD NAND Flashを接続し、FlashのI/OレベルをVDDIOA2と一致させる | SF32LB565/567 | 必須 |
| 3 | SPI NAND FlashのHOLD#ピンを10 kΩ抵抗でSPI NAND Flashの電源にプルアップする | 全チップ | 必須 |
| 4 | MPI3にNOR Flashを接続する（SS6700Aの外部メモリーにはNOR Flashを使用する） | 全チップ | 必須 |
| 5 | 量産時にMPI3（SD2）Flashへ書き込む必要がある場合、プログラム書き込み中に外付けFlashの電源を有効にする | 全チップ | 必須 |
| 6 | PBR0または他のGPIOで制御する電源スイッチは、Highでオン、Lowでオフとする | 全チップ | 必須 |
| 7 | SD2インターフェースにSD NANDを接続する場合、信号接続が正しい | 全チップ | 必須 |
| 8 | FlashのCLKおよびデータラインに33 Ωの直列抵抗を推奨する | 全チップ | 任意 |
| 9 | SD NANDのI/OレベルがVDDIO2と一致している | SF32LB560/561/563/56WおよびSS6700A | 必須 |
| 10 | FlashのCLKおよびデータラインに33 Ωの直列抵抗を設ける | 全チップ | 必須 |
| 11 | 周辺デバイスのI/Oロジックレベルがメインチップと一致している | 全チップ | 必須 |
| 12 | LCPU用のパッケージ内蔵NOR Flashには常時給電し、デフォルトではPBR0で外付けFlashの電源を制御する。 （1）GPIO数が限られる場合、PBR0で561/2/3/Wのパッケージ内蔵PSRAM電源（VDDIO1）も制御してよい。スリープ中に保持するデータをPSRAMに保存する場合、PSRAMまたは外付けFlashの電源をオフにしない。 （2）GPIOに余裕がある場合、PB22でPSRAMの電源スイッチを制御する |
SF32LB560/561/563/56WおよびSS6700A | 必須 |
| 13 | VDDIOSAおよびVDDIOSBの電源をPBR0で制御し、VDDIOSCには常時給電する。外付けFlashの電源はPA03で制御する | SF32LB565/567 | 必須 |
| 14 | NOR Flashが主要部品選定ガイドで認定されている | 全チップ | 必須 |
| 15 | SPI/SD NAND Flashが主要部品選定ガイドで認定されている | 全チップ | 必須 |
5.8.11. ディスプレイ¶
表 5.8.11-1: ディスプレイチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | SF32LB56xUまたはSS6700AにQSPIパネルを接続する | 全チップ | 必須 |
| 2 | SF32LB56xUまたはSS6700AにシリアルJDIパネルを接続する | 全チップ | 必須 |
| 3 | LCDC1 QSPI信号が正しく接続されている。CLKおよびデータラインには100 Ωの直列抵抗を推奨する | 全チップ | 必須 |
| 4 | LCDC1シリアルJDI信号が正しく接続されている | 全チップ | 必須 |
| 5 | LCDCのRSTB接続が正しい | 全チップ | 必須 |
| 6 | LCDCのTEが正しく接続されている（パネルのTEまたはFmark信号に接続） | 全チップ | 必須 |
| 7 | TP信号が推奨ピン割り当てに従っている（EVBのI/O設定ファイルを参照） | 全チップ | 必須 |
| 8 | LCDインターフェースが3線／4線SPI、デュアル／クアッドデータSPI、シリアルJDIなどのモードに対応する | 全チップ | 任意 |
| 9 | SPI LCDの3線モードではCSをPA36、CLKをPA37、DATAをPA38に接続する。4線モードではCSをPA36、CLKをPA37、DATAをPA38、DCをPA39に接続する | 全チップ | 任意 |
| 10 | 周辺デバイスのI/Oロジックレベルがメインチップと一致している | 全チップ | 必須 |
| 11 | LCDのAODが必要な場合、LCD_RST（PA05）の電源VDDIO3は常時オンにする。VDDIO3を外付けFlashの電源と共用しない。そうしないと、スリープ中にFlash電源をオフにした際、VDDIO3とLCD_RSTもオフになり、AODに異常が生じるおそれがある | SF32LB560/561/563/56WおよびSS6700A | 必須 |
| 12 | DSI LCDではDSIデータ信号とクロック信号を接続する。DSIビデオモードのパネルはRGBパネルと同様に動作し、TE信号はない。DSIコマンドモードのパネルにはTE信号があり、DSI17801ではTEが必要。TEとRSTの両方を推奨するが、最終的な使用方法は選定したLCDによる | SF32LB565/567 | 必須 |
5.8.12. GPADC¶
表 5.8.12-1: GPADCチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | GPADC入力を対応するピンに接続する | 全チップ | 任意 |
| 2 | GPADC入力範囲が正しい。最大入力電圧はAVDD33_AVA（3.3 V）を超えてはならない | 全チップ | 任意 |
| 3 | バッテリー電圧分圧回路の推奨値：電源側に470 kΩ・1%の抵抗、GND側に1 MΩ・1%の抵抗、フィルターコンデンサーに100 nFを使用する | 全チップ | 必須 |
| 4 | GPADCで測定するすべての抵抗分圧信号に、許容差1%の分圧抵抗を使用する。各GPADCチャネルには100 nFのフィルターコンデンサーを設け、チップのピン近くに配置する | 全チップ | 必須 |
| 5 | ADCで複数のボタンを検出してピン数を節約できる。たとえばPB32をADCボタンとして使用する場合、バッテリーをプルアップ電源に使用しない | 全チップ | 必須 |
5.8.13. ボタン¶
表 5.8.13-1: ボタンのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | ボタンにウェイクアップ機能が必要か、顧客に確認する | 全チップ | 必須 |
| 2 | 通常のボタン接続が正しい（プルアップの有無、抵抗値、プルアップ電源ドメインを確認） | 全チップ | 必須 |
| 3 | 電源ボタンにはPB32を使用し、アクティブHighとする。10秒間の長押しでリセットし、10 kΩのプルダウン抵抗をメイン基板に実装する | 全チップ | 必須 |
| 4 | すべてのボタン信号にESD保護を設ける | 全チップ | 必須 |
5.8.14. EOS／ESD保護¶
表 5.8.14-1: EOS／ESD保護のチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | 充電インターフェースにEOS、ESD、OVP保護を設ける | 全チップ | 必須 |
| 2 | 充電器挿入検出信号にESD保護素子を設ける | 全チップ | 必須 |
| 3 | バッテリーインターフェースにESD保護素子を設ける | 全チップ | 必須 |
| 4 | アンテナインターフェースにESD保護素子を設ける | 全チップ | 必須 |
| 5 | LCDおよびTPの電源インターフェースにESD保護素子を設ける | 全チップ | 必須 |
| 6 | TPのI2C、RST、INTラインにESD保護素子を設ける | 全チップ | 必須 |
| 7 | 心拍センサーの電源インターフェースと信号ラインにESD保護素子を設ける | 全チップ | 必須 |
5.8.15. I2C¶
表 5.8.15-1: I2Cのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | HCPU／LCPUの分担と、低消費電力モードで動作させる必要性を考慮してI2Cを割り当てる | 全チップ | 必須 |
| 2 | I2Cのプルアップ抵抗値が適切である。400 kHzで動作させる場合は2.2 kΩを推奨する。周辺デバイス側の電圧ドメインを使用し、電源オフ時は周辺デバイスとともにプルアップ電源もオフにする | 全チップ | 必須 |
| 3 | 必要な場合、I2C割り込み信号でハードウェアウェイクアップできる | 全チップ | 必須 |
| 4 | 複数のデバイスを同じI2Cバスに接続する場合、各デバイスのアドレスが重複していない | 全チップ | 必須 |
| 5 | SiFliのSF30147C PMICに関する原文には「I2C SCL with TWI DAT use PB23; I2C SCL pull-up power supplyalways powered; TWI DATnormal SF30147C」とありますが、信号間の関係や「normal」の意味は明確ではありません。リリース前に、公式の回路図とドキュメントでPB23の割り当て、プルアップ電源、SF30147C使用時のTWI DAT動作を確認してください。 | SF32LB560/561/563/56WおよびSS6700A | 必須 |
5.8.16. アナログオーディオ¶
表 5.8.16-1: アナログオーディオのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | MEMSマイクの接続が正しい | 全チップ | 必須 |
| 2 | MEMSマイクにMIC_BIASから給電する | 全チップ | 必須 |
| 3 | アナログECMマイクのシングルエンド接続が正しい | 全チップ | 必須 |
| 4 | アナログECMマイクのシングルエンド構成にMIC_BIASから給電する | 全チップ | 必須 |
| 5 | アナログECMマイクの差動接続が正しい | 全チップ | 必須 |
| 6 | アナログECMマイクの差動構成にMIC_BIASから給電する | 全チップ | 必須 |
| 7 | すべてのオーディオADC入力に2.2 uF以上のDCカットコンデンサーを設ける | 全チップ | 必須 |
| 8 | オーディオDAC出力のDACPとDACNそれぞれに、チップ近くで1 kΩの直列抵抗を設け、DACPとDACN間に1.5 nFのコンデンサーを並列接続する | 全チップ | 必須 |
| 9 | 推奨オーディオアンプはAW8155。推奨品を使用する場合、ソフトウェアでMode 4／Class ABモードに設定する | 全チップ | 必須 |
| 10 | オーディオPA出力をMCUのADCに入力する場合、分圧回路とRCフィルター、または追加のデジタルフィルターを設ける。分圧後の電圧をADC入力範囲内に保ち、RCフィルターのカットオフ周波数は20 kHzとする | 全チップ | 必須 |
| 11 | チップ内蔵のアナログオーディオADC経路を使用しない場合、ADCPとADCNそれぞれに0 Ωの直列抵抗を介してGNDへ接続することを推奨する | 全チップ | 必須 |
5.8.17. SPI¶
表 5.8.17-1: SPIのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | SPIの接続が正しく、MCUと周辺デバイス間でSDOとSDIが正しく交差接続されている | 全チップ | 任意 |
| 2 | SPI周辺デバイスのタイミング要件を確認し、対応可能であることを確認する | 全チップ | 任意 |
| 3 | 周辺デバイスのI/Oロジックレベルがメインチップと一致している | 全チップ | 任意 |
5.8.18. USART¶
表 5.8.18-1: USARTのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | USART4をプログラム書き込み／デバッグインターフェースとして使用する。テストポイントを設け、推奨値100 Ωの直列抵抗を実設計に合わせて調整できるようにする | 全チップ | 必須 |
| 2 | SF32LB56xUではPA17／PA18をUSART1に多重化してRF認証試験に使用するため、テストポイントを設ける | SF32LB560/561/563/56WおよびSS6700A | 必須 |
| 3 | SF32LB56xVではPA30／PA34をUSART1に多重化してRF認証試験に使用するため、テストポイントを設ける | SF32LB565/567 | 必須 |
| 4 | 周辺デバイスを接続する際は、MCU側RXDを周辺デバイス側TXDに、MCU側TXDを周辺デバイス側RXDに接続する | 全チップ | 必須 |
| 5 | PA17／PA18をUARTとして周辺デバイスに接続する場合、MCUリセット時に周辺デバイスの電源をオフにするか、ソフトウェアで両ピンをLowにする | 全チップ | 必須 |
| 6 | 周辺デバイスのI/Oロジックレベルがメインチップと一致している | 全チップ | 必須 |
| 7 | 未使用のUSARTテストポイントを予備用に確保する | 全チップ | 任意 |
| 8 | 周辺デバイス接続用UARTにはHCPUインターフェースを推奨する。HCPUソフトウェアがLCPU UARTを使用するのを避けるため | 全バリアント | 必須 |
5.8.19. PWM¶
表 5.8.19-1: PWMのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | バックライトPWMのピン割り当てが正しい。LCDバックライト制御にはPWM機能を持つPB GPIOを使用する | 全チップ | 任意 |
| 2 | モーターPWMのピン割り当てが正しい。モーター振動制御にはPWM機能を持つPB GPIOを使用する | 全チップ | 任意 |
| 3 | モーターPWM制御には、SMTモーター使用時にファームウェア書き込み中の異常動作を防ぐため、デフォルトで無効となるGPIOを選ぶ | 全チップ | 任意 |
| 4 | バックライトとモーター以外のPWM出力にもPBインターフェースを使用し、コールドブート時の動作を確認する | 全チップ | 任意 |
5.8.20. デバッグ¶
表 5.8.20-1: デバッグのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | デバッグにはUART4_TXD／UART4_RXDを推奨する。テストポイントを設け、推奨値100 Ωの直列抵抗を追加する | 全チップ | 必須 |
| 2 | SWD信号の接続が正しい | 全チップ | 必須 |
| 3 | J-Linkコネクターまたはテストポイントに、I/O電源リファレンスを正しく確保する | 全チップ | 必須 |
| 4 | 量産書き込み時にPVDD、SF32LB56xUのVDDIO2またはSF32LB56xVのVDDIOA、SF32LB56xUのVDDIO3またはSF32LB56xVのVDDIOA2、SF32LB56xUのVDDIO4またはSF32LB56xVのVDDIOBに給電する。561/563/56WではVDDIO1、565/567ではVDDIOSBにも給電する | 全チップ | 必須 |
5.8.21. USB¶
表 5.8.21-1: USBのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | USBインターフェースの接続が正しい | 全チップ | 任意 |
| 2 | USBインターフェースにESD保護を設ける | 全チップ | 任意 |
| 3 | 通常動作中は、USBを有効にしておけばPC／デバイス側で接続と取り外しを検出できる。 MCUのスリープ中も接続と取り外しを検出する必要がある場合は、VBUSの抵抗分圧回路を追加し、I/O電圧と一致するHighレベルをMCUのウェイクアップピンに入力する。充電器挿入検出用のウェイクアップピンとの共用を推奨する |
全チップ | 任意 |
5.8.22. PBR¶
表 5.8.22-1: PBRのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | 電源投入時にPBR0が0から1へ遷移し、一部の外部ロードスイッチ制御に使用できる。PBR1～PBR2はデフォルトでLow出力 | 全チップ | 必須 |
| 2 | PBR0～PBRxはStandbyとHibernateの両方で出力として使用できる | 全チップ | 任意 |
| 3 | PBR0～PBRxからLPTIM信号を出力できる | 全チップ | 任意 |
| 4 | 567ではLPTIM3を推奨する。LPTIM3_OUTとLPTIM3_OUT_BARからPBRピン経由で21～25 kHzの信号を出力し、デューティ比を変えて互いに逆相にする | 全チップ | 任意 |
| 5 | デューティ比が異なり互いに逆相となる21～25 kHz信号は、HCPUのATIMからも出力できる。適切なATIMx_CHxおよびATIMx_CHxN信号をPin_Configとともに選び、HCPU周波数を下げた場合の影響を考慮する | 全チップ | 任意 |
| 6 | PBR1～PBRxから32 kHzクロック信号を出力できる | 全チップ | 任意 |
| 7 | PBR0～PBRxをウェイクアップ信号入力として設定できる | 全チップ | 任意 |
| 8 | PBRをウェイクアップピンとして使用する場合、MCUの復帰後にソフトウェアでピン状態をポーリングする。ボタンや充電器検出など緩やかに変化する信号には使用できるが、心拍割り込みのような短いパルスには使用せず、通常のウェイクアップ対応GPIOを使用する | 全チップ | 任意 |
5.8.23. 消費電力¶
表 5.8.23-1: 消費電力のチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | 電源切り替えに使用するすべてのMOSFET、LDO、DCDCのイネーブルピンがアクティブHighの場合、1 MΩのプルダウン抵抗をGNDに接続する。必要に応じて実際のプロジェクトに合わせて抵抗値を調整する | 全チップ | 必須 |
| 2 | SF32LB56xのPVDDには1.8 Vを供給する。低Iq DCDCの出力を1.8 Vに設定し、常時給電する | 全チップ | 必須 |
| 3 | SF32LB56xUおよびSS6700ではVDDIO1をロードスイッチで制御する。制御信号にはPBR0を使用し、GPIOに余裕があればPB22で電源を制御してもよい。書き込みツールでVDDIO1電源を有効にする | SF32LB560/561/563/56WおよびSS6700A | 必須 |
| 4 | SF32LB56xUおよびSS6700では、外付けFlash電源をPBR0で制御するロードスイッチを設ける | SF32LB560/561/563/56WおよびSS6700A | 必須 |
| 5 | Hibernate-offまたはStandby-offモードでは、SF32LB56xVのVDDIOSAおよびVDDIOSBをPBR0制御のロードスイッチで制御し、VDDIOSCには常時給電する | SF32LB565/567 | 必須 |
| 6 | SF32LB56xVのMPI3 Flash電源にはPA03で制御するロードスイッチを設け、書き込み時にMPI3 Flash電源を有効にする | SF32LB565/567 | 必須 |
| 7 | Deep Sleep時のベース電流要件を記録する。Deep Sleepの電流はStandbyより大きく、ウェイクアップ間隔が200 ms未満の頻繁な復帰に適する。すべてのPBピンがウェイクアップに対応し、ベース電流は90 uA | 全チップ | 必須 |
| 8 | Deep Sleep時に選択したすべての周辺デバイスのベース電流を合計して記録し、プロジェクト要件を満たすことを確認する | 全チップ | 必須 |
| 9 | Standby時のベース電流要件を記録する。Standbyはウェイクアップ間隔が200 msを超える場合に適し、ウェイクアップに対応するのはPA50、PA51、PB33、PB34のみ。ベース電流は4～5 uA | SF32LB560/561/563/56WおよびSS6700A | 必須 |
| 10 | Standby時のベース電流要件を記録する。Standbyはウェイクアップ間隔が200 msを超える場合に適し、ウェイクアップに対応するのはPA50、PA51、PA52、PA53、PA54、PB33、PB34、PB35、PB36のみ。ベース電流は4～5 uA | SF32LB565/567 | 必須 |
| 11 | Standbyモードで選択した周辺デバイスの電流を記録し、プロジェクト要件を満たすことを確認する | 全チップ | 必須 |
5.8.24. 書き込み¶
表 5.8.24-1: 書き込みのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | SF32LB56xU：書き込み用テストポイントとしてVBAT、GND、VDDIO2、VDDIO3またはVDDIO4、MODE、SWDIO、SWCLK、UART4_RXD、UART4_TXD、およびPB20/PB21/PB25のいずれかを確保する | SF32LB560/561/563/56WおよびSS6700A | 必須 |
| 2 | SF32LB56xV：書き込み用テストポイントとしてVBAT、GND、VDDIOA、VDDIOB、MODE、SWDIO、SWCLK、UART4_RXD、UART4_TXD、およびPB20/PB21/PB25のいずれかを確保する | SF32LB565/567 | 必須 |
最終更新: