SF32LB57xハードウェア設計ガイド — クロック、RF、ユーザーインターフェース¶

5.3. クロック生成¶

クロック生成では、48 MHzメイン水晶振動子、32.768 kHz RTC水晶振動子に加え、RF、Bluetooth、RTC精度、低消費電力動作に影響する校正条件を扱います。回路図レビューとPCB配置の際は、水晶振動子の選定条件とレイアウト制約を確認してください。

5.3.1. 48 MHzメイン水晶振動子¶

推奨パラメーター:

原典では、CLとESRが小さいほど水晶振動子の消費電力が低くなるとしています。48 MHz水晶振動子の近くに並列マッチングコンデンサー用のフットプリントを確保してください。CLが12 pF未満の場合、原典ではこのコンデンサーを実装する必要はないとしています。

レイアウト要件:

• 水晶振動子はチップのピン近く、可能であればシールド缶内に配置します。
• PA、充電器、PMU、DC/DC、バッテリー、高速デジタル配線から離します。
• 可能であれば表層に配線し、線幅を0.1 mm、配線長を3 mm～10 mmとします。原典のレイアウト図に従い、48M_XIと48M_XOの間隔を0.15 mm以上確保します。
• 表層の水晶振動子キープアウトはリファレンスデザインに合わせ、水晶振動子の直下には配線しないでください。隣接層のグラウンド銅箔については原典内で指示が矛盾しているため、下記の注記を確認してください。
• 3Dグラウンドシールドを設けますが、発振配線にグラウンドを近づけすぎないでください。

48 MHz水晶振動子のCL仕様範囲は7～12 pFで、約8.8 pFを推奨します。選択した水晶振動子について、製品ハードウェア上で発振回路との適合性と周波数誤差を確認してください。量産立ち上げフローに周波数校正を含め、ソフトウェアのデフォルト設定がすべての水晶振動子に適合すると仮定しないでください。

5.3.2. 32.768 kHz RTC水晶振動子¶

推奨パラメーター:

原典では、CLとESRを小さくすると水晶振動子の消費電力を低減できるとしています。32.768 kHz水晶振動子の負荷容量は7 pFまたは11.5 pFを選択でき、原典ではどちらも外付けマッチングコンデンサーは不要としています。それ以外の負荷容量を選ぶ場合は、回路を実測して必要なマッチング容量を決定してください。

レイアウト要件:

• 水晶振動子をチップ近くに配置し、配線を短くします。
• 線幅を0.1 mm、配線長を10 mm以下とします。原典のレイアウト図に従い、32K_XIと32K_XOの間隔を0.15 mm以上確保し、立体的にグラウンドでシールドします。
• 表層の水晶振動子キープアウトはリファレンスデザインに合わせ、水晶振動子の直下には配線しないでください。隣接層のグラウンド銅箔については原典内で指示が矛盾しているため、下記の注記を確認してください。
• 水晶振動子領域を電源、RF、USB、SDIO、ディスプレイクロック、充電ノイズから離します。

32.768 kHz水晶振動子のCLはレジスター設定に合わせる必要があります。7 pF品ではPMUC->LXT_CR->CAP_SEL = 0、11.5 pF品ではPMUC->LXT_CR->CAP_SEL = 1に設定してください。推奨水晶振動子の多くは7 pFですが、ファームウェアによってはデフォルト値が異なる負荷容量を想定する場合があるため、EVT前に設定を確認してください。

5.3.3. 低消費電力クロック出力¶

Sleep、DeepSleep、Standby、Hibernateモードでは、PA24～PA27からRC10Kまたは32.768 kHzのクロックを出力できます。

Sleep、DeepSleep、Standbyモードでは、PA24～PA27からLPTIM2で生成した最大16 kHzのPWMクロックも出力できます。

5.4. RF¶

5.4.1. RF回路図¶

RF回路図の主な要件:

• スプリアス除去とアンテナ調整のため、アンテナ経路にπ型マッチング回路用のフットプリントを確保します。
• 参考回路図ではシャント位置にNCコンデンサー用のフットプリントを設け、直列位置に15 pF / 50 Vのコンデンサーを示しています。一方、原典では、すでにインピーダンス整合されたアンテナには追加のマッチング部品は不要としています。アンテナ設計とRF実測に基づいて実装部品を決め、図示の実装をすべての設計に適用しないでください。
• マッチング回路はアンテナ側ではなく、チップのRFピン近くに配置します。
• AVDD_BRFのフィルターコンデンサーをチップ近くに配置し、近傍のビアを介してコンデンサーのグラウンドをメイングラウンドに直接接続します。
• アンテナ、マッチング回路、RF ESD保護、コネクターを1つの信号経路として設計します。

5.4.2. RFのPCB設計¶

PCB設計要件:

• RF配線はシングルエンド50 Ωで引き回します。
• ビアと層変更を最小限に抑え、表層配線を優先します。
• 急角度や直角のコーナーを避けます。
• RF配線の両側にグラウンド銅箔とビアフェンスを設けます。
• RF配線の下に連続したグラウンドリファレンスを確保します。
• RF配線をDC/DC、水晶振動子、USB、SDIO、ディスプレイクロック、充電器の大電流経路などノイズ源から離します。

5.4.3. RFの立ち上げと校正¶

RF性能は実測で確認してください。回路図どおりに接続できていることは、検証の出発点にすぎません。

RF立ち上げ時の推奨確認項目:

• 48 MHz水晶振動子の周波数誤差と起動安定性を確認します。
• 伝導試験で送信出力、周波数誤差、受信感度、変調品質を確認します。
• 最終筐体、バッテリー、シールド缶、アンテナ配置を反映した状態でπ型マッチング回路を調整します。
• ディスプレイ点灯、充電中、USB/SDIO/画面更新の動作中、モーター動作中、オーディオ動作中にRF性能を確認します。
• 量産治具で水晶振動子の校正、基本的なRF試験、ファームウェア書き込みを行えるようにします。

5.5. ユーザーインターフェース¶

5.5.1. ディスプレイ、タッチ、バックライト¶

パネルのタイミング、電源シーケンス、FPC配線、タッチによるウェイクアップ、ESD、バックライトのノイズは、基板の立ち上げ時に相互に影響することがあります。ディスプレイ、タッチ、バックライトを一つのインターフェース群として確認してください。

5.5.2. ディスプレイインターフェースの選定¶

SF32LB57xのLCDCは、デバイスの型番に応じて複数のディスプレイインターフェースに対応します。

ディスプレイに関する共通事項と例:

• ディスプレイコントローラーは、3線式SPI、4線式SPI、2データ線SPI、4データ線SPI、16ビットRGB、16ビットMCU 8080、16ビットEPD、シリアル／パラレルJDIに対応します。
• 対応する色深度はRGB888、RGB666、RGB565、RGB111です。最大解像度は1024 x 1024です。選択したデバイスで利用できるモードを確認してください。
• 高解像度の設計では、インターフェース帯域幅、ディスプレイRAM、PSRAM帯域幅、リフレッシュ方式を早い段階で確認してください。
• 独自のピン配置が不要な場合は、対象パネルのインターフェースに対応したSDK設定またはリファレンスデザインのIOグループを出発点にしてください。マトリクス配線には柔軟性がありますが、ソフトウェアでサポートされたIOグループを使うと、ドライバー開発と立ち上げのリスクを抑えられます。
• パネルの初期化、電源シーケンス、インターフェースモードは、パネルメーカーのデータシートに従ってください。

以下の表に、各ディスプレイインターフェースの信号とピンの対応を示します。選択したパネルのインターフェースに該当する表を参照してください。

すべてのRGBモードでLCDC_IF24～LCDC_IF29は使用しません。

5.5.3. ディスプレイとタッチの設計指針¶

• ディスプレイとバックライトの電源は個別に制御し、製品要件で必要な場合を除き、起動時はオフにします。
• 高速ディスプレイクロックでは、EMI調整用に直列抵抗と、必要に応じて未実装（NC）とするシャントコンデンサーのフットプリントを確保します。
• FPC、ディスプレイコネクター、タッチ配線をRFアンテナ領域から離します。
• タッチによるウェイクアップが必要な場合は、タッチINTをウェイクアップ対応GPIOに接続します。
• ディスプレイ、タッチIC、MCUのIO電圧ドメインを一致させます。
• 外部に露出するディスプレイおよびタッチインターフェースにはESD保護を追加します。
• SPI/QSPIディスプレイ信号には専用ピン群を優先してください。RGB、8080、EPDなどの高速パラレルインターフェースには高速出力に適したピン群を選び、レイアウト上のタイミング整合性を保ちます。
• SPI/QSPIをマトリクス経由で配線する場合は、クロックを50 MHz以下にし、GPIOのドライブ強度をDS1 = 0, DS0 = 1に設定します。
• RGB、MCU8080、EPDの信号が30 MHzを超える場合、マトリクス配線にはPA22～PA50を優先してください。PA52～PA54はB1～B6に限り使用できます。

5.5.4. ディスプレイの立ち上げ手順¶

一度に確認する要素が増えすぎないよう、段階的にディスプレイを立ち上げてください。

1. ディスプレイ電源、リセット、バックライト／イネーブル、パネルIDの読み出しを確認します。
2. 安定して動作する最低速度で単色を表示し、RGBの順序、色深度、走査方向を確認します。
3. 部分更新領域、TE信号、フレーム同期、コマンド／ビデオモードの動作を確認します。
4. インターフェース速度を段階的に上げ、その後LVGL、ePicasso、DMA、バックライト調光を追加します。
5. 最後に、スリープ、ウェイクアップ、画面消灯／点灯、充電器の接続／取り外し、Bluetooth接続中の動作を検証します。

画面のノイズ、ティアリング、色違い、断続的な更新失敗が発生した場合は、まずパネル初期化、インターフェースタイミング、ピクセル形式、更新領域、キャッシュコヒーレンシ、FPCのシグナルインテグリティを確認してください。

5.5.5. オーディオ¶

オーディオはノイズの影響を受けやすいサブシステムとしてまとめて確認してください。マイクバイアス、オーディオ基準電圧、アナログ入力、DAC出力、デジタルオーディオクロック、外部PA制御、筐体音響を一体で検討します。

SF32LB57xは、シングルエンド入力または差動入力に対応するアナログADC入力を2系統、スピーカーやヘッドホンの駆動に外部PAが必要な差動アナログDAC出力を1系統備えています。また、PDMデジタルマイク入力を2系統備え、合計最大4個のデジタルマイクに対応します。

5.5.6. アナログオーディオ入力¶

設計指針:

• MIC_BIAS、AUD_VREF、AVDD33_AUDのデカップリングコンデンサーをチップ近くに配置します。
• アナログマイク入力にはDCカットコンデンサーを追加します。2.2 µF以上を推奨します。
• アナログ入力部品をチップのピン近くに配置します。
• ADCPなどのアナログ配線は短くし、シールドしてノイズ源から離します。
• 多重化GPIOをアナログ入力に使用する場合は、必要に応じてピンをハイインピーダンスに設定します。

参考回路では、各マイクのバイアスに1 kΩの抵抗を使い、4.7 µFのバイアス用デカップリングコンデンサー、入力に2.2 µFの直列コンデンサー、ADC入力からGNDに10 nFのコンデンサーを配置しています。これらは図示された参考回路の値です。選択したマイクとアナログ入力回路に合わせて確認してください。

参考図では、各PDMインターフェースに2個のマイクを接続し、クロックとデータを共有しています。左右チャンネルを区別するため、各マイクのSELECTピンを異なるレベルに設定し、各マイクの電源近くに100 nFのバイパスコンデンサーを配置しています。図のデータネット名はPDM1_DAT／PDM2_DATですが、信号表ではPDM1_DATA／PDM2_DATAと表記されています。実装時は対象デバイスのピン／マトリクス表で正式名称を確認してください。

5.5.7. アナログオーディオ出力¶

設計指針:

• DACP/DACNは差動ペアとして配線します。
• 配線を短くして長さを揃え、RF、DC/DC、USB、SDIO、ディスプレイクロックから離します。
• 出力RCマッチング回路をチップ近くに配置します。
• 寄生容量をオーディオ要件の範囲内に抑えます。
• オーディオ電源と基準電圧の経路は、ノイズを抑えて短くします。

図5.5-3の推奨回路に従ってください。破線枠内の差動ローパスフィルターは、高周波干渉を抑え、オーディオ出力の信号対雑音比を改善するため、チップのピン近くに配置する必要があります。

図示のNS4150B回路は+5 V電源を使用し、DAC入力に100 nFのカップリングコンデンサーと43.2 kΩの入力抵抗を配置しています。PA51でアンプのイネーブルを制御し、5.1 MΩのプルダウン抵抗を設けています。図にはアンプの静止電流3 mA、シャットダウン時0.1 µA、プルダウン電流0.6 µAが記載されています。これらは図示された回路の値であり、PA全般の仕様ではありません。選定したアンプとシステム要件に照らして確認してください。

5.5.8. デジタルオーディオ¶

I2SおよびPDMでは、次の点を確認してください。

• ペリフェラルのIO電圧を一致させます。
• クロック配線長、クロストーク、基準グラウンドの連続性を確認します。
• マイク、コーデック、PA、MCUの電源シーケンスを確認します。
• スリープ中にデジタルオーディオペリフェラルが安全な状態になることを確認します。

5.5.9. オーディオの検証¶

オーディオの問題には、ハードウェア、筐体、ソフトウェアゲイン、電源ノイズが同時に関係することがあります。次の項目を検証してください。

• アイドル時、録音時、再生時、充電中のノイズ。
• ディスプレイ更新、Bluetooth送信、モーター振動、USB接続、SDIO動作中のクロストーク。
• マイクバイアス電圧、DCカットコンデンサーの極性と容量、入力同相電圧範囲。
• DACP/DACNの差動出力レベル、負荷整合、外部PAの入力範囲。
• PDM/I2Sのクロック周波数、チャンネル割り当て、サンプルレート設定。

5.5.10. カメラ¶

カメラインターフェースは最大16ビットのDVP、2データ線SPI、および4データ線QSPIに対応します。

設計指針:

• インターフェース幅、クロック、同期信号、データ線、ピン多重化設定を確認します。
• カメラ電源、リセット、PWDN、クロックをMCUから制御できるようにします。
• カメラのデータ線とクロック線は長さを揃えてまとめ、RFおよびアナログ信号から離します。
• 高速カメラ配線の基準グラウンドを連続させます。
• 必要に応じてカメラコネクターまたはFPCにESD保護を追加します。

推奨するカメラの立ち上げ手順:

• まずカメラ電源、リセット、PWDN、MCLK、I2C/SPI制御経路を確認します。
• センサーIDを読み出し、初期化テーブルと出力形式を確認します。
• 低解像度・低フレームレートのモードを使用して、PCLK、VSYNC、HSYNC/HREF、データ線の割り当てを検証します。
• 基本動作が安定してから解像度とフレームレートを上げ、ディスプレイ更新、ストレージ書き込み、Bluetooth接続と同時に動作させて確認します。

10ビットDVPカメラでは、GPIOが不足する場合は8ビット配線を使用してください。すべてのデータビットを接続するのは、GPIOに十分な余裕がある設計に限ります。

5.5.11. ボタンとモーター¶

• 電源／リセットボタンにはアクティブHighのPA34を使用します。通常はピンをLowにプルダウンし、押下時にHighになります。PA34は10秒間の長押しによるハードウェアリセットに対応します。10 kΩのプルダウン抵抗はメイン基板に配置してください。
• 抵抗分圧式GPADCボタンでは、分圧電圧でボタンを識別します。サンプリング精度を高めるため、ピン近くに0.1 µFの対地フィルターコンデンサーを配置してください。
• 参考ラダー回路では、1.1 kΩ、2.8 kΩ、5.1 kΩの各ボタン抵抗に加え、10 kΩのプルダウン抵抗と100 nFのフィルターコンデンサーを使用しています。これらは図示回路の値です。電源条件と抵抗誤差を考慮してADCの判定しきい値を確認してください。
• 外部ボタンにはESD保護を追加します。

振動による触覚フィードバックを実装する場合は、SF32LB57xの振動モーター用リファレンス回路を使用してください。低消費電力製品ではモーター電源をスイッチで制御できるようにし、PWM／制御ピンがブート、ディスプレイ、ストレージ、デバッグの要件と競合しないようにします。

最終更新: 2026-10-19