SF32LB55xハードウェア設計ガイド¶

1. はじめに¶

本ガイドでは、汎用AIoTマイクロコントローラーのSF32LB55xファミリーを使った製品に向けて、推奨事項と参考情報を紹介します。BLEウェアラブル、複数のセンサーを搭載したバッテリー駆動製品、健康モニタリング機器、小型の接続システムを開発するハードウェアエンジニア、PCB設計者、製品開発者を対象としています。

パッケージ選定から電源設計、クロック回路、RFレイアウト、外部メモリー、ディスプレイインターフェース、ウェイクアップ要因、センサー、オーディオ、デバッグアクセス、PCBレイアウト、検証、製造準備まで、ハードウェア開発プロセス全体を扱います。これらの推奨事項を設計に反映することで、回路図とレイアウトのリスクを低減し、低消費電力動作を保ちながら、SF32LB55xのパッケージ、電源、メモリー、RF、インターフェースの要件に沿った設計を進められます。

本書は、組み込みハードウェア設計と回路図作成の基礎知識を前提とし、SF32LB55xのデータシート、ユーザーマニュアル、公式ハードウェアアプリケーションノート、リファレンスデザイン、SiFli承認ベンダーリストを補完します。電気仕様、ピン機能の多重化、パッケージ寸法、部品の適合性評価、量産上の制限については、これらの公式資料を確認してください。

SF32LB55xには従来の型番サフィックス規則が使われています。インターフェースの利用可否、パッケージ依存の機能、正確なメモリー構成は、サフィックスだけから推定せず、発注型番と対応するパッケージ資料で確認してください。

2. 開発リソース¶

3. デバイス概要¶

3.1. アーキテクチャ¶

SF32LB55xは、ユーザー操作への応答性と、長時間の待機・スリープ時の低消費電力を両立したいAIoT製品向けです。低消費電力Bluetooth 5.2トランシーバー、電源管理、メモリー／ディスプレイインターフェースを統合しています。ハードウェア設計では、パッケージ選定、PMU電源レール、ブートモード、2種類の水晶振動子回路、RF整合、外部メモリー、MIPI/SPI/MCU8080/JDIディスプレイの選択、GPADCとセンサーの接続、外部Bluetoothオーディオ、デバッグ／書き込みアクセス、量産時の校正を検討します。

ストレージ接続には複数のQSPIインターフェース、独立したOPI-PSRAMインターフェース、SD/eMMCのサポートが含まれます。パッケージ内蔵NOR FlashとPSRAMの構成は正確な型番によって異なります。また、メモリーとディスプレイのインターフェースはパッケージによって異なります。外付けOPI-PSRAMはBGA145で1チャネル、BGA169で2チャネルに対応します。2データレーンのMIPI DSIはBGA145とBGA169で利用でき、QFN68Lでは利用できません。外付けデバイスのピンを割り当てる前に、正確な型番のピン配置と同一パッケージ内のメモリー構成を確認してください。

3.2. バリアントとパッケージ¶

SF32LB55xはQFN68L、BGA145、BGA169の各パッケージに対応しています。メモリーインターフェース、ファンアウト、PCB製造プロセスの要件、利用可能なGPIO数はパッケージによって異なるため、早い段階で選定してください。

3.3. 主なハードウェア機能¶

• QFN68L、BGA145、BGA169のパッケージオプション。
• 48 MHzと32.768 kHzの水晶振動子を使う設計要件。
• 低消費電力Bluetooth 5.2トランシーバー、RF整合、アンテナレイアウト要件。
• OPI PSRAM、QSPI NOR/NAND FlashおよびPSRAM、SDIO eMMCまたはMicro SDのインターフェース。パッケージ内蔵メモリーの構成は正確な型番によって異なります。
• MIPI DSI、SPI/QSPI、MCU8080、JDIのディスプレイを選択可能。
• ウェイクアップボタン、振動モーター、ウェイクアップ割り込み、GPADC、センサー、外部Bluetoothオーディオの設計指針。
• DBG-UART、SWD、量産時の書き込み、水晶振動子の校正に対応。

3.4. 主な用途¶

主な用途には、リストバンド型ウェアラブル、スマートモバイル機器、スマートホーム製品など、低消費電力のAIoT製品が含まれます。

4. 設計の概要¶

4.1. エンジニアリング要約¶

4.2. ハードウェア設計フロー¶

1. パッケージ、メモリー構成、ディスプレイインターフェース、低消費電力の目標を確認してください。
2. 電源系統、PMU電源レール、BUCK/LDOの動作、リセット回路を定義してください。
3. 水晶振動子、RF整合方式、アンテナレイアウトの制約を選定してください。
4. メモリー、ディスプレイ、ウェイクアップ、センサー、オーディオ、デバッグ、量産試験用のピンを割り当ててください。
5. PCB積層、ファンアウト、インピーダンス、ESD、RF、高速インターフェースの制約を確定してください。
6. 回路図の確定、レイアウトのリリース、EVTの前に、第 7 節のチェックリストを確認してください。

4.3. レビュー証跡一式¶

EVTの前に、データシート／ユーザーマニュアルの版、パッケージ図面、回路図PDF、PCB積層、インピーダンスレポート、DRC/ERCレポート、電源ツリー、ブートモード表、RFと水晶のレイアウト画像、メモリー／ディスプレイ配線の画像、量産用テストポイント計画を保存します。

4.4. チェックリストの使い方¶

本ガイドには、二段階のチェックリストがあります。第 7 節の簡易チェックリストでは、短時間のセルフチェック向けにリスクの高い項目をまとめています。回路図チェックリスト（第 5.8 節）とPCBレイアウト指針の第 6.4 節には、SiFliの完全版「SF32LB55x Schematic & PCB Checklist」（V1.0、2026-01-21）が項目ごとに掲載されています。このチェックリストは、ハードウェア設計資料とともにSiFli Wikiのチップ向けハードウェア設計ガイド一覧で公開されており、551/555/557デバイスとSS6600A8バリアントを対象としています。

各チェック項目には、対象となるバリアントグループと、区分（必須または任意）が記載されています。必須項目はリリース前に合格する必要があり、任意項目は該当機能を使用する場合に推奨されます。色付き文字と黄色の背景は、元のチェックリストのレビュー上の強調を維持しています。元資料では各強調の理由が示されていないため、これらは追加のレビュー目印として扱い、同じ表にある強調表示のない項目の代わりにはしないでください。

回路図レビューではPCBレイアウトを始める前に回路図チェックリストを使い、PCBレイアウトレビューではガーバーデータをリリースする前に、第 6.4 節のPCBレイアウトチェックリストを使います。通常、それぞれのレビューは二回実施します。最初に設計エンジニアが確認し、その後、設計凍結または製造リリースの前に独立したレビュー担当者が確認します。

チェックリストは、単なる閲覧用ではなく、承認記録として使うと効果的です。

1. まず対象の正確な型番とパッケージを確認します。
2. 表を読むだけでなく、レビュー中に各項目を合格／不合格／該当なしで記録します。
3. ディスプレイ、ストレージ、ウェイクアップ、低消費電力に関する項目を、対応するハードウェア設計ガイドの各節と照合します。
4. パッケージ固有の前提、特にBGAとQFN、DSIとSPIディスプレイ、QSPI2/QSPI3のストレージ使用状況をレビュー記録に残します。

ハードウェア設計ガイドの続き¶

完全版ガイドは、設計プロセスの各段階を扱う以下のページで構成されています。このページから各ページに移動できます。

最終更新: 2026-10-12