SF32LB56xハードウェア設計ガイド — PCBレイアウトガイドライン¶

6. PCBレイアウトガイドライン¶

6.1. フットプリントと基板積層¶

U版は68ピンQFN68L（7 × 7 × 0.75 mm、ピンピッチ0.35 mm）です。QFNはPTHに対応し、SiFliは4層PTHを推奨しています。すべてのピンを表層からファンアウトします。V版は175ボールWBBGA（6.5 × 6.1 × 0.94 mm、ボールピッチ0.4 mm、ボール径0.25 mm）です。PTHは使用できず、HDIが必要です。外側2列のボールは表層から、その他のボールは内層からファンアウトします。レイアウト確定前に、選択した積層、ソルダーマスク、ファンアウト方式に基板メーカーが対応できることを確認してください。

6.2. 重要信号の配線¶

6.2.1. クロック配線¶

水晶振動子はシールド内に配置し、基板端から1 mm超、発熱するPA、充電器、PMUからできれば5 mm以上離します。水晶回路から0.25 mm以内には金属や部品を置かないでください。48 MHz水晶は可能なら表層に配線し、長さを3～10 mm、幅を0.075 mmとして立体的にGNDで囲みます。VBAT、DC-DC、高速信号から離してください。32.768 kHz水晶も表層に配線し、長さを10 mm以下、幅を0.075 mm、32K_XIと32K_XOの間隔を0.15 mm以上にします。両方の水晶の直下は表層および隣接層をクリアし、他の配線を通さないでください。

6.2.2. RF配線¶

RFは50 Ωの単端制御インピーダンスとし、線幅は10 mil超を推奨します。可能な限り表層に配線し、ビアと鋭角を避けてください。整合回路はアンテナ側ではなくチップ側に配置します。AVDD_BRFのフィルターコンデンサーはチップ端子の近くに置き、GNDをビア経由で主GNDに直結します。RF配線の両側に連続したGNDシールドとステッチングビアを設け、高di/dt電源、高速クロック、I2C、SPI、SDIO、I2S、UARTの信号をRF領域内および直下に配置しないでください。U版のAVSS_RF1/2/3とV版のAVSS_RRF、AVSS_TRF、AVSS_TRF2、AVSS_BBは主GNDに確実に接続します。

6.2.3. 電源とGND¶

BUCKインダクターとフィルターコンデンサーをチップ端子の近くに配置します。BUCK_LXは短く太く配線し、BUCK_FBの幅は0.25 mm以上にします。インダクター直下の表層には銅箔を設けず、隣接層は連続したGNDとし、インダクター領域に他の配線を通さないでください。BUCK出力コンデンサーのGNDは複数のビアで主GNDに接続します。PVDDコンデンサーは端子の近くに配置し、PVDDを短く太く配線します。PVSSはビアで主GNDに接続します。LDOとI/O電源のデカップリングコンデンサーは各端子の近くに配置し、負荷電流に応じて配線幅を決めます。

6.2.4. オーディオとアナログ信号¶

AVDD33_ANAとAVDD33_AUDは個別のスター配線とし、GNDガードを設け、大電流ノイズ源から離します。AVDD33_AUD、MIC_BIAS、AUD_VREFのフィルターコンデンサーは各端子の近くに置き、GNDを主GNDに直接接続します。ADCP/ADCNは短くガードした差動ペアとし、関連部品をチップ近くに配置します。DACP/DACNは差動ペアとして配線し、寄生容量を10 pF未満、配線長を2 cm未満に抑え、強いノイズ源から離します。GPADC配線にGNDガードを設け、電池電圧や温度検出回路などのノイズ源を避けます。

6.2.5. USBとSDIO¶

USB D+/D−（PA17/PA18）は90 Ω差動ペアとしてGNDガードを設けます。ESD素子はコネクター近くに置き、信号をチップに入る前に通過させます。保護素子より手前で信号を分岐しないでください。素子のGNDは短く太い配線とビアで主GNDに接続します。U版はSDIOを1系統、V版はSDIO1/SDIO2の2系統備えます。SDIO信号は一群として配線し、全長を50 mm以下、グループ内の長さ差を6 mm以下にします。クロックをGNDでシールドし、DATAとCMDにもGNDガードを設けます。

6.2.6. EMI、ESD、テストポイント¶

シールド外の表層に、クロックや電源などノイズの多い信号を長距離配線しないでください。可能なら内層を使用します。TVS/ESD素子は対応するコネクターの近くに配置し、信号を保護素子に通してからチップへ接続します。保護素子のGNDパッドは短く太い配線とビアで主GNDに接続します。USB充電ケーブルのテストポイントはTVSの上流に、バッテリーコネクターのTVSはバッテリープラットフォームの上流に配置し、外部配線がチップに達する前にTVSを通るようにします。チップ直下のGNDネットは十分に接続し、ブラインド／埋め込みビアで主GNDに接続します。

6.3. PCBレイアウトチェックリスト¶

以下の各表は、PCBレイアウトの確認領域ごとにまとめています。「適用対象」列がない場合、その行は元資料で対象となるすべてのバリアントに適用されます。

6.3.1. パッケージ¶

6.3.2. 電源¶

6.3.3. 電源コンデンサーとインダクターの配置¶

6.3.4. クロック¶

6.3.5. ボタン¶

6.3.6. RF¶

6.3.7. オーディオ¶

6.3.8. ADC¶

6.3.9. テストポイント¶

6.3.10. GND¶

最終更新: 2026-10-19