SF32LB58xハードウェア設計ガイド — 回路図設計ガイドライン¶

5. 回路図設計ガイドライン¶

この章では、SF32LB58xの回路図設計を最小システムから始め、電源、クロック生成、RF、ユーザーインターフェース、ストレージと接続、製造へと設計フローに沿って説明します。各節では設計意図を示したうえで、回路要件、よくあるリスク、リリース前の確認事項を説明します。

5.1. 最小システム設計¶

最小システム設計を、回路図レビューの最初のゲートとして扱います。製品固有の周辺機器を追加する前に、正確なデバイスとパッケージ、必要な電源レールとクロック、リセット動作、ブート設定とストレージ、実用的なデバッグおよび復旧経路を確認してください。これらの決定は、基板が確実に電源投入、起動し、立ち上げられるかを左右します。

5.2. 電源システム¶

5.2.1. 電源供給¶

SF32LB58xシリーズにはPMUが内蔵され、外付けインダクターとコンデンサーを内部電源入力へ接続するBUCK出力を2系統、外付けコンデンサーが必要なLDO出力を3系統備えています。スマートウォッチ向けの設計では、SiFliのPMICであるSF30147Cを組み合わせ、SF32LB58xと周辺デバイスの両方に電源を供給できます。

5.2.1.1. SiFli PMICの電源分配¶

SF30147Cは、超低消費電力のウェアラブル製品向けに高集積・高効率を実現した電源管理ICです。広い入出力電圧範囲と最大100 mAの負荷電流に対応するLDOを4系統内蔵しています。また、周辺デバイス用に、リーク電流とオン抵抗の小さいロードスイッチを7系統備えています。このうち2系統はバッテリー電圧で直接駆動する周辺デバイス（オーディオPAなど）向けの高電圧スイッチ、5系統は1.8 V給電の周辺デバイス向けの低電圧スイッチです。SF32LB58xは2本のGPIOでTWI信号をエミュレートし、SF30147Cを制御します。

詳細はSF30147Cのデータシートを参照してください。

5.2.1.2. SF32LB58xの電源要件¶

SF32LB58xシリーズのPMU電源仕様を以下に示します。

外部から電源を供給するその他の電源ピンを以下に示します。

5.2.1.3. 推奨コンデンサー容量¶

5.2.1.4. BUCKインダクターの選定¶

5.2.1.5. 電源投入シーケンスとリセット¶

SF32LB58xシリーズにはPOR（Power-On Reset）とBOR（Brownout Reset）が内蔵され、外部ハードウェアリセット信号RSTNにも対応します。

RSTNはPVDD1入力と同じ電圧ドメインにプルアップし、0.1 µFのコンデンサーをグラウンドに接続してRC遅延リセット回路を構成してください。

5.2.1.6. 標準的な電源回路¶

SF32LB58xシリーズでは、SiFliのPMIC SF30147Cから各電源レールに給電できます。電源の割り当ては表5.2-1を参照してください。チップにはBUCK出力が2系統、LDO出力が3系統内蔵されています。

5.2.1.7. 電源設計チェックリスト¶

• 選択した型番のPVDD1/PVDD2電源範囲（1.71 V～3.6 V）が実際の電源構成に合っていることを確認
• BUCKインダクターが4.7 µH、DCR ≤ 0.4 Ω、Isat ≥ 500 mAを満たすことを確認
• PVDD1/PVDD2、BUCK1/2_LX/FB、LDO_VOUT1、VDD_RET、VDD_RTCのデカップリングコンデンサーに、本節の推奨値を適用
• SF30147Cを使用する場合、7系統のロードスイッチの電圧／電流割り当てが周辺デバイスの要件に合っていることを確認
• RSTNリセット回路のRC遅延がデバイスのリセットタイミング要件を満たすことを確認

5.2.2. 動作モードとウェイクアップ要因¶

低消費電力設計では、PBR機能、ウェイクアップ対応割り込み、ストレージ電源スイッチ、センサー電源、外付けPMICのロードスイッチを合わせて検討してください。

SF32LB58xシリーズはPBRインターフェースを6系統備え、主な特性は次のとおりです。

1. 電源投入時にPBR0は0から1へ遷移するため、一部の外付けLSWの駆動に利用できます。PBR1-PBR5は初期状態で出力0です。
2. StandbyモードとHibernateモードのどちらでも、PBR0-PBR5を出力として使用できます。
3. PBR0-PBR5からLPTIM信号を出力できます。
4. PBR0-PBR5から32 kHzクロック信号を出力できます。
5. PBR0-PBR3はウェイクアップ信号入力用に設定できます。ただし、MCUの動作中は割り込みを受け取りません。

SF32LB58xシリーズのすべてのGPIOはLight Sleep／Deep Sleepモードでウェイクアップに対応します。StandbyモードとHibernateモードでは、ウェイクアップ対応割り込みソースを16系統（PAに6系統、PBに10系統）利用できます。

5.3. クロック生成¶

SF32LB58xシリーズには、48 MHzのメイン水晶振動子と32.768 kHzのRTC水晶振動子という2つの外部クロック源が必要です。

掲載部品の詳細はSiFli承認ベンダーリストを参照してください。

5.4. RF¶

SF32LB58xのRFフロントエンドには広帯域マッチングフィルター技術が内蔵されているため、PCBにはインピーダンスを50 Ωに制御したRF配線が必要です。スプリアス除去とアンテナ整合のため、π型マッチング回路を設けるスペースを確保してください。

5.5. ユーザーインターフェース¶

5.5.1. ディスプレイ¶

5.5.1.1. MIPI DSIディスプレイインターフェース¶

SF32LB58xシリーズは、2レーンのMIPI DSIディスプレイインターフェースに対応します。

5.5.1.2. SPI/QSPIディスプレイインターフェース¶

SF32LB58xシリーズは、LCDパネル接続用の3線式／4線式SPIおよびQuad-SPIに対応します。HCPUはPA上のLCDC1を、LCPUはPB上のLCDC2を使用します。

5.5.1.3. MCU8080ディスプレイインターフェース¶

SF32LB58xシリーズは、LCDパネル接続用のMCU8080インターフェースに対応します。

5.5.1.4. DPIディスプレイインターフェース¶

SF32LB58xシリーズは、LCDパネル接続用のDPIインターフェースに対応します。

5.5.1.5. JDIディスプレイインターフェース¶

SF32LB58xシリーズはLCDパネル接続用にパラレルJDIとシリアルJDIの両方に対応し、信号はLCDC1（PA）またはLCDC2（PB）に割り当てられます。LCDC2（PB）の使用を推奨します。

5.5.2. タッチとバックライト¶

SF32LB58xシリーズは、I2C接続のタッチコントローラー用インターフェースと、タッチ状態を通知する割り込み入力に対応します。また、バックライトドライバーの有効化と輝度を制御するPWM信号を1系統備えています。

5.5.3. オーディオ¶

SF32LB58xシリーズは複数のオーディオ関連インターフェースを備え、主な特性は次のとおりです。

1. I2Sインターフェースを3系統備えています。I2S1は入力専用、I2S2とI2S3は入力・出力の両方に対応します。いずれもマスターモードのみ対応し、スレーブモードには対応しません。
2. I2S MIC入力にはI2S1の使用を推奨します。
3. オーディオDACにはI2S2の使用を推奨します。
4. オーディオコーデックにはI2S3の使用を推奨します。
5. デジタルマイク入力用のPDMインターフェースを2系統備えています。各PDMインターフェースには最大2個のデジタルマイクを接続できます。PDMインターフェースの数とマイクの数は同じではありません。
6. アナログMIC入力を2系統備えています。それぞれに、2.2 µF以上のDCカットコンデンサーを直列に接続する必要があります。アナログMIC電源はSF32LB58xのMIC_BIASから供給します。
7. 外付けアナログオーディオパワーアンプを接続できます。各DACチャネルのP/N配線を差動ペアとして配線し、適切なシールドをグラウンドに接続してください。寄生容量は10 pF未満にします。配線長については原資料内で上限値が一致していないため、下記の注記を参照してください。
8. ステレオアナログヘッドホン接続に対応します。

SF32LB58xのアナログMIC入力はシングルエンドモードと差動モードの両方に対応し、いずれの場合も2.2 µFのコンデンサーを直列に接続します。AU_ADC1P/AU_ADC1N/AU_ADC2P/AU_ADC2NはSF32LB58x側に接続してください。アナログ出力側のAU_DAC1P/AU_DAC1N/AU_DAC2P/AU_DAC2NはSF32LB58xの出力で、ステレオヘッドホンPA入力または外付けアナログオーディオPA入力を駆動できます。アナログオーディオPAとI2SオーディオPAはどちらもI2C3経由で設定します。

5.5.4. ボタン¶

5.5.4.1. 電源ボタンと長押しリセット¶

SF32LB58xシリーズでは、電源キー信号にPB54を推奨します。短押しで電源をオン／オフし、長押しでリセットする機能を1つのボタンにまとめられます。アクティブHighで、10秒を超えて押し続けるとチップが自動的にリセットされます。

5.5.4.2. 機能ボタンまたはロータリーエンコーダー¶

SF32LB58xシリーズは機能ボタン入力とロータリーエンコーダー信号入力に対応し、どちらもプルアップが必要です。また、光学トラッキングセンサーにも対応し、I2C4インターフェースの使用を推奨します。

5.5.5. 振動モーター¶

SF32LB58xシリーズは複数のPWM出力に対応し、振動モーターを駆動できます。

5.6. ストレージと接続¶

5.6.1. ブート設定¶

SF32LB58xシリーズは、ブートモードを設定するModeピンを備えています。

5.6.2. ストレージ¶

SF32LB58xシリーズは、外付けNOR FlashおよびSPI NAND Flash用にMPI3またはMPI4、外付けSD NANDおよびeMMC用にSD1インターフェースをサポートします。

5.6.2.1. QSPI NAND Flashインターフェース¶

SF32LB58x EVBのリファレンス基板では、外付けSPI NAND Flashデバイスの接続にMPI4を標準で使用します。

5.6.2.2. SDIO eMMC／Micro SDインターフェース¶

SF32LB58xシリーズはSDIOインターフェースを2系統備えています。EVBでは、SD1にeMMCまたはSD NAND、SD2にSDカードまたはWi-Fiチップを標準で接続します。

SD1はVDDIOA2ドメインから給電される12本のGPIO（PA00-PA11）を使用し、周辺デバイスのIOレベルに応じて1.8 Vまたは3.3 Vを選択できます。SPI NAND FlashとeMMCには1.8 Vを推奨します。SD NAND Flashデバイスは3.3 Vのインターフェースレベルのみ対応するため、その場合はVDDIOA2を3.3 Vに設定してください。

5.6.3. USB¶

SF32LB58xシリーズのUSBは、USB 2.0 HSのホストモードとデバイスモードの両方に対応します。USB DPとDMのそれぞれに、GNDへ接続するTVS保護を設けてください。TVSの接合容量は5 pF未満とします。DP/DMの基板配線は差動ペアとして引き、インピーダンスを90 Ωに制御します。

5.7. 製造¶

5.7.1. デバッグ／ダウンロードインターフェース¶

SF32LB58xシリーズは、EDAツールによるステップ実行デバッグに使用するArm®標準のSWDデバッグインターフェースに対応します。SEGGER® J-Link®プローブを接続する場合は、電源設定を外部給電に変更し、SF32LB58x基板から給電してください。

SF32LB58xでは、1系統のSWDインターフェースに加え、デバッグ出力用に6系統のUARTインターフェースを選択して使用できます。

5.7.2. 量産時の書き込みとハードウェアアクセス¶

量産書き込み、リカバリー、校正用のアクセス方法は、筐体と治具の設計を確定する前に計画してください。少なくとも電源、GND、SWD、必要なUARTデバッグ出力、ブート／設定ピンにアクセスできるようにします。また、ファームウェアが起動しない場合の復旧に必要な基板上のリセット信号やPMIC制御点も確保してください。

5.7.3. 回路図・PCB設計チェックリスト¶

• 内蔵PMUから直接給電する構成、またはSF30147Cを併用する構成が、システムの電力予算に合っていること
• Modeブート設定ピンに外付け10 kΩ抵抗を接続し、量産基板にテストポイントを確保していること
• 48 MHz／32.768 kHz水晶振動子の仕様が推奨値に合い、水晶振動子直下の第2層からGNDを除去していること
• ストレージインターフェース（MPI4／SD1／SD2）の選択がブート設定に合い、外付けFlashの電源制御ピンPA43を確認していること
• ディスプレイインターフェース（MIPI-DSI／SPI-QSPI／MCU8080／DPI／JDI）の選択がLCDC1／LCDC2のピン割り当てに合っていること
• 必要なデバッグポート（SWDおよび6系統のUART）のピンを割り当て、UART RXDの内部プルアップを有効にしていること
• オーディオインターフェース（I2S／PDM）とアナログオーディオとのピン多重化を確認し、差動配線の予算を満たしていること
• USB DPとDMの両方にGND接続のTVS保護を設け、TVSの接合容量を5 pF未満にすること

最終更新: 2026-10-12