SF32LB58xハードウェア設計ガイド — PCBレイアウトチェックリスト¶

SF32LB58xハードウェア設計ガイドの一部

6.18節のPCBレイアウト項目別チェックリストです。PCBレイアウト指針に戻ります。

6.18. PCBレイアウトチェックリスト¶

各表はPCBレイアウトの確認領域ごとに分かれています。「適用対象」列のないチェック項目は、このチェックリストが対象とするすべてのSF32LB58x PCB設計に適用されます。

6.18.1. パッケージ¶

表 6.18.1-1: パッケージのチェックリスト

番号	チェック項目	区分
1	PCBのフットプリントがパッケージ仕様に適合している	必須

6.18.2. 電源¶

表 6.18.2-1: 電源のチェックリスト

番号	チェック項目	区分
1	VDD1電源配線幅が8 mil以上	必須
2	VDD2電源配線幅が8 mil以上	必須
3	BUCK1_VSWおよびBUCK1_VOUTの配線幅が8 mil以上	必須
4	BUCK2_VSWおよびBUCK2_VOUTの配線幅が8 mil以上	必須
5	VDDIOA電源配線幅が10 mil以上	必須
6	VDDIOA2電源配線幅が10 mil以上	必須
7	VDDIOB電源配線幅が10 mil以上	必須
8	VDDIOSA電源配線幅が6 mil以上	必須
9	VDDIOSB電源配線幅が6 mil以上	必須
10	VDDIOSC電源配線幅が6 mil以上	必須
11	AVDD33_USB電源配線幅が6 mil以上	必須
12	AVDD33_ANA電源配線幅が6 mil以上	必須
13	AVDD_BRF電源配線幅が8 mil以上	必須
14	AVDD33_AUD電源配線幅が6 mil以上	必須
15	AVDD33_DSI電源配線幅が8 mil以上	必須

6.18.3. 電源コンデンサーとインダクターの配置¶

表 6.18.3-1: 電源コンデンサーとインダクターの配置チェックリスト

番号	チェック項目	区分
1	VDD1コンデンサーを端子の近くに配置する	必須
2	VDD2コンデンサーを端子の近くに配置する	必須
3	BUCK1インダクターをチップの近くに配置する	必須
4	BUCK1コンデンサーをチップ端子のできるだけ近くに配置する	必須
5	BUCK2インダクターをチップの近くに配置する	必須
6	BUCK2コンデンサーをチップ端子のできるだけ近くに配置する	必須
7	HPSYS_LDO_VOUTコンデンサーを端子の近くに配置する	必須
8	LPMU_VDD07_RETコンデンサーを端子の近くに配置する	必須
9	LPMU_VDD11_RTCコンデンサーを端子の近くに配置する	必須
10	VDDIOAコンデンサーを端子の近くに配置する	必須
11	VDDIOA2コンデンサーを端子の近くに配置する	必須
12	VDDIOBコンデンサーを端子の近くに配置する	必須
13	VDDIOSAコンデンサーを端子の近くに配置する	必須
14	VDDIOSBコンデンサーを端子の近くに配置する	必須
15	VDDIOSCコンデンサーを端子の近くに配置する	必須
16	AVDD33_USBコンデンサーを端子の近くに配置する	必須
17	AVDD33_ANAコンデンサーを端子の近くに配置する	必須
18	AVDD_BRFコンデンサーを端子の近くに配置する	必須
19	AVDD33_AUDコンデンサーを端子の近くに配置する	必須
20	AVDD33_DSIコンデンサーを端子の近くに配置する	必須

6.18.4. クロック¶

表 6.18.4-1: クロックのチェックリスト

番号	チェック項目	区分
1	水晶振動子をチップの近くに配置する	必須
2	水晶振動子の周囲にGNDシールドを設ける	必須
3	水晶振動子の下には銅箔を設けない。4層基板では、少なくとも第 1 層（最上層）、第 2 層、第 3 層に銅箔禁止領域を設ける	必須
4	水晶振動子の配線とGNDガード銅箔との間隔を、配線幅の3倍より大きくする	必須

水晶振動子のキープアウト層をSiFliに確認してください

チェックリストのワークブックは、4層基板では第 1、第 2、第 3 層を銅箔キープアウトとしています。PCBレイアウト指針は水晶振動子領域の最上層とその下の隣接層を指定しています。第 3 層を含めるかどうかで資料間に差があります。SiFliの確認なしに最終要件を推測しないでください。

6.18.5. ボタン¶

表 6.18.5-1: ボタンのチェックリスト

番号	チェック項目	区分
1	ボタンのESD保護素子をボタンの近くに配置する	必須

6.18.6. RF¶

表 6.18.6-1: RFのチェックリスト

番号	チェック項目	区分
1	RF配線がシングルエンド50 Ωの特性インピーダンス要件を満たしている	必須
2	RF配線幅 ≥10 mil	必須
3	チップの近くに π型アンテナ整合回路用のフットプリントを確保する	必須
4	RF信号の直下に途切れのないGNDプレーンを設ける	必須
5	RF信号の直下に高速デジタル信号配線を通さない	必須
6	RF信号の直下に高di/dtの電源配線を通さない	必須

6.18.7. オーディオ¶

表 6.18.7-1: オーディオのチェックリスト

番号	チェック項目	区分
1	AU_ADC1PとAU_ADC1Nの並走配線にGNDガードを設ける	必須
2	AU_ADC2PとAU_ADC2Nの並走配線にGNDガードを設ける	必須
3	AU_DAC1PとAU_DAC1Nの並走配線にGNDガードを設ける	必須
4	AU_DAC2PとAU_DAC2Nの並走配線にGNDガードを設ける	必須
5	AU_DAC1P、AU_DAC1N、AU_DAC2P、AU_DAC2Nの配線容量が < 10 pF、配線長が < 2 cm	必須

DAC配線長の上限が資料間で一致しません

このワークブックはDAC配線長を2 cm未満（20 mm）としていますが、PCBレイアウト指針は2 mm未満としています。上限は10倍異なります。SiFliの確認なしに一方の値を選ばないでください。

6.18.8. 高速信号¶

表 6.18.8-1: 高速信号のチェックリスト

番号	チェック項目	区分
1	DSI差動信号が100 Ωの差動インピーダンス要件を満たしている	必須
2	DSIデータ差動ペアとクロック差動ペアの配線長差を200 mil以内にする	必須
3	DSI信号をできるだけ同じ層に配線する	必須

DSI差動ペア間の上限が資料間で一致しません

このワークブックはDSIデータ差動ペアとクロック差動ペアの長さ差を200 mil（5.08 mm）以内としています。PCBレイアウト指針はペア間のスキューを ≤2 mm、ペア内を ≤0.5 mmとしています。ペア間の上限が一致しないため、レイアウト確定前にSiFliへ適用値を確認してください。

6.18.9. ADC¶

表 6.18.9-1: ADCのチェックリスト

番号	チェック項目	区分
1	GPADC信号を高速でスイッチングする信号と並走させない。やむを得ず並走させる場合は、適切なGNDガードを設ける	必須
2	バッテリー電圧分圧抵抗をチップ入力端子の近くに配置する	必須
3	SDMADC信号を高速でスイッチングする信号と並走させない。やむを得ず並走させる場合は、適切なGNDガードを設ける	任意

6.18.10. テストポイント¶

表 6.18.10-1: テストポイントのチェックリスト

番号	チェック項目	区分
1	テストポイントの位置が、プローブ測定または治具でのはんだ付けに適している	必須
2	書き込み／ダウンロードおよび水晶校正用テストポイント（VBAT、GND、SWDIO、SWCLK、VDDIOB、MODE、RESET、UART4_TXD、UART4_RXDなど）が、治具のサイズと位置の要件を満たしている	必須

6.18.11. PCB積層¶

表 6.18.11-1: PCB積層のチェックリスト

番号	チェック項目	区分
1	メインチップに隣接する層を、途切れのないメイングラウンドプレーンにする	必須

最終更新: 2026-10-19