SF32LB55xハードウェア設計ガイド — 回路図チェックリスト¶
5.8. 回路図チェックリスト¶
以下の各表は、回路図の機能ブロックごとに確認項目をまとめたものです。「対象」列がある場合は、該当するバリアントにのみ適用してください。
赤字と黄色の背景は、原資料のレビュー上の強調を保持したものです。各強調の理由は原資料に記載されていないため、追加の確認目印として扱ってください。「必須／任意」の区分が変わるわけではありません。
5.8.1. パッケージ¶
表 5.8.1-1: パッケージのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | 選定した製品型番のパッケージが正しく、ピン名とピン番号が一致している | 全バリアント | 必須 |
5.8.2. 電源¶
表 5.8.2-1: 電源のチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | VDD1の電源電圧が1.8 V～3.3 Vである | 551/555/557のみ | 必須 |
| 2 | VDD1の電源電圧が3.3 Vである | SS6600A8のみ | 必須 |
| 3 | VDD2の電源電圧が1.8 V～3.3 Vである | 555/557のみ | 必須 |
| 4 | BUCK1_VSWおよびBUCK1_VOUTの接続が正しい | 全バリアント | 必須 |
| 5 | BUCK2_VSWおよびBUCK2_VOUTの接続が正しい | 555/557のみ | 必須 |
| 6 | LDOVCC2_VOUTの接続が正しい | 555/557のみ | 必須 |
| 7 | AVDD_DSIの電源電圧が1.8 Vである | 555/557のみ | 必須 |
| 8 | LDO_VOUT1出力にテストポイントを設けるか、電圧測定に便利なフィルターコンデンサーを使用する | 全バリアント | 必須 |
| 9 | LDO_VOUT2出力にテストポイントを設けるか、電圧測定に便利なフィルターコンデンサーを使用する | 全バリアント | 必須 |
| 10 | VDD_RET出力にテストポイントを設けるか、電圧測定に便利なフィルターコンデンサーを使用する | 全バリアント | 必須 |
| 11 | VDD_RTC出力にテストポイントを設けるか、電圧測定に便利なフィルターコンデンサーを使用する | 全バリアント | 必須 |
| 12 | VDD_SIPの電源電圧が1.8 Vであり、電源を遮断できるようロードスイッチを設ける | 551/555/557のみ | 必須 |
| 13 | VDD_SIPの電源電圧が3.3 Vであり、電源を遮断できるようロードスイッチを設ける | SS6600A8のみ | 必須 |
| 14 | AVDD33の電源電圧が3.3 Vである | 全バリアント | 必須 |
| 15 | AVDD_BRFの電源電圧が1.8 V～3.3 Vであり、VDD1電源と一致している | 551/555/557のみ | 必須 |
| 16 | AVDD_BRFの電源電圧が3.3 Vである | SS6600A8のみ | 必須 |
| 17 | VDDIOAの電源電圧が1.8 V～3.3 Vである。初回基板リビジョンでは0 Ωの直列抵抗を実装できるようにする | 551/555/557のみ | 必須 |
| 18 | VDDIOBの電源電圧が1.8 V～3.3 Vである。初回基板リビジョンでは0 Ωの直列抵抗を実装できるようにする | 551/555/557のみ | 必須 |
| 19 | VDDIOAの電源電圧が3.3 Vである。初回基板リビジョンでは0 Ωの直列抵抗を実装できるようにする | SS6600A8のみ | 必須 |
| 20 | VDDIOAの電源電圧が3.3 Vである。初回基板リビジョンでは0 Ωの直列抵抗を実装できるようにする | SS6600A8のみ | 必須 |
| 21 | SF30147Cから給電する場合、TWI制御インターフェースにはMCUのPBピンのうち、デフォルトがプルダウン（PD）のピンを使用する | 551/555/557のみ | 必須 |
| 22 | SF30147Cから給電する場合、ENで制御する電源レールのEN電源ドメインにはPVDDまたはAVDDを使用し、MCU GPIOからENを制御しない。代わりにENをGNDへ接続し、レジスターで対応する電源出力を制御してもよい | 551/555/557のみ | 必須 |
| 23 | SF30147Cから給電する場合、BUCKとLDO1はそれぞれのイネーブル信号EN_BUCKおよびEN_LDO1でのみ制御でき、内部レジスターからは制御できない | 551/555/557のみ | 必須 |
| 24 | バッテリー電圧が低い場合でも充電器の5 V入力からシステムへ給電できるよう、充電回路に電源パス管理機能を設ける | 全バリアント | 必須 |
出典上の曖昧さ：元のV1.0ワークブックでは項目19と20が同一で、どちらもSS6600A8のVDDIOAを3.3 Vとしています。ハードウェアアプリケーションガイドでは、VDDIOAはPA I/O電源、VDDIOBはPB I/O電源とされていますが、項目20が本来VDDIOBを指していたかは確認できません。チェックリストにはワークブックの記載をそのまま残しています。項目20を設計承認に使う前に、対象の電源レールをSiFliに確認してください。
5.8.3. 電源コンデンサーとインダクター¶
表 5.8.3-1: 電源コンデンサーとインダクターのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | VDD1のバルクコンデンサーが10 µF以上である | 全バリアント | 必須 |
| 2 | VDD2のコンデンサーが10 µF以上である | 555/557のみ | 必須 |
| 3 | BUCK1_VOUTのコンデンサーが4.7 µFである | 全バリアント | 必須 |
| 4 | BUCK2_VOUTのコンデンサーが4.7 µFである | 555/557のみ | 必須 |
| 5 | AVDD_DSIのコンデンサーが10 µF以上である | 555/557のみ | 必須 |
| 6 | LDO_VOUT1のコンデンサーが4.7 µFである | 全バリアント | 必須 |
| 7 | LDO_VOUT2のコンデンサーが4.7 µFである | 全バリアント | 必須 |
| 8 | VDD_RETのコンデンサーが0.47 µFである | 全バリアント | 必須 |
| 9 | VDD_RTCのコンデンサーが1 µFである | 全バリアント | 必須 |
| 10 | VDD_SIPのコンデンサーが1 µF以上である | 全バリアント | 必須 |
| 11 | AVDD33のコンデンサーが1 µF以上である | 全バリアント | 必須 |
| 12 | AVDD_BRFのコンデンサーが1 µF以上である | 全バリアント | 必須 |
| 13 | VDDIOAのコンデンサーが1 µF以上である | 全バリアント | 必須 |
| 14 | VDDIOBのコンデンサーが1 µF以上である | 全バリアント | 必須 |
| 15 | VDD1、VDD2（555のみ）、AVDD_BRF、およびRESETのプルアップ電源を同じ電源にする | 全バリアント | 必須 |
| 16 | BUCK1のインダクターにSiFli推奨品を使用する | 551/555/557のみ | 必須 |
| 17 | BUCK2のインダクターにSiFli推奨品を使用する | 555/557のみ | 必須 |
| 18 | SiFli推奨品以外のBUCKインダクターを使用する場合、L = 4.7 µH、DCR ≤ 0.4 Ω、Isat ≥ 450 mAを満たす | 全バリアント | 必須 |
| 19 | GPSなど干渉の影響を受けやすい周辺デバイスがある場合、BUCK_LXにGNDへの並列コンデンサー用フットプリントを確保する。容量値は実機評価に基づいて決定する | 全バリアント | 必須 |
| 20 | VBATからVDD1およびVDD2（555のみ）用の1.8 Vを生成する場合、DCDCコンバーターを使用し、LDOは使用しない | 551/555/557のみ | 必須 |
| 21 | 選定したDCDCの静止電流を記録し、プロジェクト要件を満たすことを確認する | 全バリアント | 必須 |
| 22 | 選定したLDOの静止電流を記録し、プロジェクト要件を満たすことを確認する | 全バリアント | 必須 |
資料間に差異があります。SiFliの中国語ハードウェアアプリケーションガイドの表3-3と回路図チェックリストV1.0の項目9はVDD_RTCに1 µFを指定していますが、リファレンス回路図のC0313には0.1 µFと記載されています。資料にはそれぞれの値を適用する条件が示されていません。設計確定前に、対象デバイスに必要な値をSiFliに確認してください。推測で差異を解消しないでください。
5.8.4. クロック¶
表 5.8.4-1: クロックのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | メイン48 MHz水晶振動子がAVL掲載品である | 全バリアント | 必須 |
| 2 | 48 MHz水晶振動子がAVL掲載品でない場合、7 pF ≤ CL ≤ 12 pF（8.8 pF推奨）、周波数偏差 ≤ ±10 ppm、ESR ≤ 30 Ω（22 Ω推奨）を満たす | 全バリアント | 必須 |
| 3 | RTC用32.768 kHz水晶振動子がAVL掲載品である | 全バリアント | 必須 |
| 4 | 32.768 kHz水晶振動子がAVL掲載品でない場合、CL ≤ 12.5 pF（7 pF推奨）、周波数偏差 ≤ ±20 ppm、ESR ≤ 80 kΩ（38 kΩ推奨）を満たす | 全バリアント | 必須 |
| 5 | 32.768 kHz水晶振動子を実装しない場合、XIパッドをGNDに接続する | 全バリアント | 必須 |
5.8.5. リセット¶
表 5.8.5-1: リセットのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | RSTNをVDD1と同じ電源へプルアップする | 全バリアント | 必須 |
| 2 | RSTNとGND間に0.1 µFのコンデンサーを実装できるようにする | 全バリアント | 必須 |
| 3 | RSTNにESD保護を設ける | 全バリアント | 必須 |
5.8.6. グラウンド信号¶
表 5.8.6-1: グラウンド信号のチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | すべてのAVSS信号をGNDに接続する | 555/557のみ | 必須 |
| 2 | すべてのVSS信号をGNDに接続する | 555/557のみ | 必須 |
| 3 | EPAD信号をGNDに接続する | 551/SS6600A8のみ | 必須 |
5.8.7. ブートモード¶
表 5.8.7-1: ブートモードのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | MODEはデフォルトで10 kΩの抵抗を介してGNDにプルダウンし、書き込み時にはVDDIOAへプルアップする | 全バリアント | 必須 |
| 2 | MODE信号にテストポイントを設ける | 全バリアント | 必須 |
| 3 | PCBスペースに余裕があれば、ジャンパーキャップでプルアップ／プルダウンを選択できる3ピンヘッダーを設ける | 全バリアント | 必須 |
5.8.8. RF¶
表 5.8.8-1: RFのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | ANT信号にシングルエンド50 Ωの特性インピーダンス要件を注記する | 全バリアント | 必須 |
| 2 | ANT信号にπ型マッチング回路を設ける。並列側にNC（未実装）コンデンサー、直列側に15 pFコンデンサーを配置する | 全バリアント | 必須 |
| 3 | スプリアス放射のフィルタリングが必要な場合に備え、3.0 nHの直列インダクターと1.5 pFの並列コンデンサーを含むπ型マッチング回路を設ける | 全バリアント | |
| 4 | 外付けPAまたはLNAを制御する場合、PB05をRX_ENに、PB25をTX_ENに接続する | 全バリアント | 任意 |
原資料ではRF項目3のカテゴリが空欄のため、ここでも空欄のままとしています。SiFliの確認なしに「必須」または「任意」と判断しないでください。
5.8.9. I/Oリソース割り当て¶
表 5.8.9-1: I/Oリソース割り当てのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | 回路図と一致するGPIOリソース割り当て表を用意する | 全バリアント | 必須 |
| 2 | リソース表のGPIO割り当てが回路図と一致している | 全バリアント | 必須 |
| 3 | 実際のGPIO割り当てがSiFliの推奨に従っている（EVBのI/O設定ファイルを参照） | 全バリアント | 必須 |
5.8.10. ハードウェアウェイクアップ¶
表 5.8.10-1: ハードウェアウェイクアップのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | HCPUのウェイクアップ割り込みソースが正しい：PA77、PA78、PA79、PA80。これらを電源キーによるウェイクアップに使用しない | 全バリアント | 必須 |
| 2 | LCPUのウェイクアップ割り込みソースが正しい：PB43、PB44、PB45、PB46、PB47、PB48の計6ピン。電源キーによるウェイクアップに使用できる | 全バリアント | 必須 |
| 3 | Gセンサーや心拍センサーなど、LCPU側周辺デバイスの割り込み信号と制御信号はPB GPIOに接続する | 全バリアント | 必須 |
| 4 | UART3に対応するLCPU割り込みソースを正しく使用する。ボタンによるウェイクアップにのみ使用することを推奨する | 全バリアント | 必須 |
5.8.11. ストレージ¶
表 5.8.11-1: ストレージのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | QSPI2の優先順位をPSRAM > NOR Flash > NAND Flashとして設計する | 全バリアント | 必須 |
| 2 | 内蔵SiP NOR Flashからコードを実行する場合、VDD_SIPの電源スイッチをPA58で制御する | 全バリアント | 必須 |
| 3 | QSPI2上の外付けNOR Flashからコードを実行する場合、QSPI2の電源スイッチをPA58で制御する | 全バリアント | 必須 |
| 4 | 量産時にQSPI2上の外付けFlashへ書き込む場合、その電源スイッチをPA58で制御する | 全バリアント | 必須 |
| 5 | PA58で制御する電圧スイッチはHighでオン、Lowでオフとする | 全バリアント | 必須 |
| 6 | FlashのCLKおよびデータラインに33 Ωの直列抵抗を推奨する | 全バリアント | 必須 |
| 7 | QSPI3にNAND FlashまたはeMMCを意図したとおりに接続する | 555/557のみ | 任意 |
| 8 | QSPI3の電源スイッチをPA41で制御する。QSPI3電源はデフォルトでオフとし、アクティブHighのスイッチにはデフォルトの内部プルダウンを使用する | 555/557のみ | 任意 |
| 9 | QSPI3の電源スイッチ制御にPA41を使用しない場合、代替I/Oをソフトウェア担当者と確認する | 555/557のみ | 任意 |
| 10 | 量産時にQSPI3上の外付けFlashへ書き込む場合、その電源スイッチをPA58で制御する | 555/557のみ | 必須 |
| 11 | OPI PSRAMの電源スイッチをPA70で制御する。PSRAM電源はデフォルトでオンとし、アクティブHighのスイッチにはデフォルトの内部プルアップを使用する | 555/557のみ | 任意 |
| 12 | OPI PSRAMは対応モデルであり、主要部品選定ガイドで適合性が確認されている | 555/557のみ | 任意 |
| 13 | OPI PSRAMの信号接続が正しい | 555/557のみ | 任意 |
| 14 | QSPI2の信号接続が正しい | 全バリアント | 任意 |
| 15 | QSPI3の信号接続が正しい | 全バリアント | 任意 |
| 16 | SF32LB555またはSF32LB557を使用する場合、心拍センサーのアルゴリズムが必要とするメモリー容量を確認する。LCPUの空き容量が不足する場合は、QSPI4に1 MBの外付けFlashを追加する | 555/557のみ | 必須 |
| 17 | 周辺デバイスのI/Oロジックレベルがメインチップと一致している | 全バリアント | 必須 |
| 18 | NOR Flashは主要部品選定ガイドで適合性が確認されている | 全バリアント | 必須 |
| 19 | NAND Flashは主要部品選定ガイドで適合性が確認されている | 全バリアント | 必須 |
5.8.12. ディスプレイ¶
表 5.8.12-1: ディスプレイのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | SF32LB555xxxxのディスプレイを意図したとおりDSI + LCDC2経由で接続する | 555/557のみ | 必須 |
| 2 | SF32LB551xxxxのディスプレイを意図したとおりLCDC1経由で接続する | 551/SS6600A8のみ | 必須 |
| 3 | LCDC1 QSPI信号の接続が正しい。CLKおよびデータラインには100 Ωの直列抵抗を推奨する | 全バリアント | 必須 |
| 4 | LCDC1 MCU8080信号の接続が正しい | 全バリアント | 必須 |
| 5 | DSI信号の接続が正しい | 555/557のみ | 必須 |
| 6 | LCDC2 QSPI信号の接続が正しい | 555/557のみ | 必須 |
| 7 | DSI_REXTを10 kΩの抵抗を介してGNDに接続する | 555/557のみ | 必須 |
| 8 | LCDCのRSTB接続が正しい | 全バリアント | 必須 |
| 9 | LCDCのTE接続が正しい（パネルのTEまたはFmark信号に接続） | 全バリアント | 必須 |
| 10 | SPI LCDの3線モードではCSをGPIO22、PA31、PB33のいずれかに、CLKをGPIO23、PA20、PB32のいずれかに、DATAをGPIO21、PA34、PB35のいずれかに接続する。 4線モードでは同じCS、CLK、DATAの候補を使用し、DCをGPIO20、PA36、PB36のいずれかに接続する |
全バリアント | 必須 |
| 11 | TP信号が推奨ピン割り当てに従っている（EVBのI/O設定ファイルを参照） | 全バリアント | 必須 |
| 12 | 周辺デバイスのI/Oロジックレベルがメインチップと一致している | 全バリアント | 必須 |
| 13 | 画面消灯中も表示を維持する場合は、LCD QSPIインターフェースをMCUのPAピンに接続する。LCD_EN、LCD_RSTなどの制御信号にはPB GPIOを推奨する | 551/SS6600A8のみ | 必須 |
| 14 | 画面消灯中も表示を維持する場合は、LCD QSPIインターフェースをMCUのPAピンに接続するか、LCD MIPIインターフェースをMCUに接続する。LCD_EN、LCD_RSTなどの制御信号にはPB GPIOを推奨する | 555/557のみ | 必須 |
5.8.13. GPADC¶
表 5.8.13-1: GPADCのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | GPADC入力を対応するピンに接続する | 全バリアント | 任意 |
| 2 | GPADC入力範囲が適切であり、最大入力電圧が1.0 Vを超えない | 全バリアント | 任意 |
| 3 | バッテリー電圧分圧回路の推奨値：電源側に1 MΩ・1%の抵抗、GND側に220 kΩ・1%の抵抗、フィルターコンデンサーに100 nFを使用する | 全バリアント | 必須 |
| 4 | GPADCで測定するすべての抵抗分圧信号に許容差1%の抵抗を使用する。各GPADCチャネルには100 nFのフィルターコンデンサーを設け、チップのピン近くに配置する | 全バリアント | 必須 |
資料間に差異があります。優先度の高いOpenSiFliハードウェアアプリケーションガイドは、GPADCを10ビット・5チャネル、入力範囲を0～0.9 Vとしています。リンク先のV1.0チェックリスト原資料（ワークブック）の項目2は最大入力電圧を1.0 Vとしていますが、チャネル数は示していません。一方、SF32LB55xデータシートV1.7.2の3.2.1節は、単端入力8チャネルまたは差動入力4組をサポートし、入力範囲をそれぞれ0～1.1 V、−0.7～0.7 Vとしています。ピン表にはGPADC_CH0～CH7が記載されています。現行のSDK ADCガイドも8チャネル（0～7）と最大サンプリング電圧1.1 Vを記載しています。SiFliはチャネル数と電圧上限の差を説明していません。チェックリストの項目2にはワークブックの1.0 Vをそのまま記載していますが、書面で確認されるまでは設計上、優先度の高いガイドに従ってVADCを0.9 V以下にしてください。1.0 Vや1.1 Vを承認済みの設計上限と見なさず、対象の型番とパッケージで使用できるチャネルをSiFliに確認してください。
5.8.14. SDMADC¶
表 5.8.14-1: SDMADCのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | SDMADC入力を対応するピンに接続する | 555/557のみ | 任意 |
| 2 | SDMADC入力範囲が適切であり、最大入力電圧が1.2 Vを超えない | 555/557のみ | 任意 |
| 3 | SDMADC_VREFおよびSDMADC_VSS_VREFの接続が正しい | 555/557のみ | 必須 |
5.8.15. ボタン¶
表 5.8.15-1: ボタンのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | ボタンにウェイクアップ機能が必要か、顧客に確認する | 全バリアント | 必須 |
| 2 | ボタン接続が正しい（プルアップの有無、抵抗値、プルアップ電源ドメインを確認） | 全バリアント | 必須 |
| 3 | 電源ボタンにはPB43、PB44、PB45、PB46、PB47、PB48のいずれかを使用する | 全バリアント | 必須 |
| 4 | すべてのボタン信号にESD保護を設ける | 全バリアント | 必須 |
5.8.16. EOS／ESD保護¶
表 5.8.16-1: EOS／ESD保護のチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | 充電インターフェースにEOS、ESD、OVP保護を設ける | 全バリアント | 必須 |
| 2 | 充電器挿入検出信号にESD保護素子を設ける | 全バリアント | 必須 |
| 3 | バッテリーインターフェースにESD保護素子を設ける | 全バリアント | 必須 |
| 4 | アンテナインターフェースにESD保護素子を設ける | 全バリアント | 必須 |
| 5 | LCDおよびTPの電源インターフェースにESD保護素子を設ける | 全バリアント | 必須 |
| 6 | TPのI2C、RST、INTラインにESD保護素子を設ける | 全バリアント | 必須 |
| 7 | 心拍センサーの電源インターフェースと信号ラインにESD保護素子を設ける | 全バリアント | 必須 |
5.8.17. I2C¶
表 5.8.17-1: I2Cのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | HCPU／LCPUの分担と、低消費電力モードで動作させる必要性を考慮してI2Cを割り当てる | 全バリアント | 必須 |
| 2 | I2Cのプルアップ抵抗値が適切である。400 kHzで動作させる場合は2.2 kΩを推奨する。周辺デバイス側の電圧ドメインを使用し、電源オフ時は周辺デバイスとともにプルアップ電源もオフにする | 全バリアント | 必須 |
| 3 | 必要な場合、I2C割り込み信号でハードウェアウェイクアップできる | 全バリアント | 必須 |
| 4 | 複数のデバイスを同じI2Cバスに接続する場合、各デバイスのアドレスが重複していない | 全バリアント | 必須 |
5.8.18. I2S¶
表 5.8.18-1: I2Sのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | I2S1は入力専用である。マイクを意図したとおりにI2S1へ接続する | 全バリアント | 任意 |
| 2 | I2S2は入力と出力に対応する。オーディオデコーダーまたはコーデックを意図したとおりにI2S2へ接続する | 全バリアント | 任意 |
| 3 | I2S信号の接続が正しい | 全バリアント | 任意 |
| 4 | I2Sデュアルマイクの接続が正しい | 全バリアント | 任意 |
| 5 | マイクの製品仕様を確認し、チップが対応している | 全バリアント | 任意 |
| 6 | MCLKが必要な場合、その接続が正しいことを確認する | 全バリアント | 任意 |
| 7 | 周辺デバイスのI/Oロジックレベルがメインチップと一致している | 全バリアント | 任意 |
5.8.19. PDM¶
表 5.8.19-1: PDMのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | PDMの接続が正しい | 555/557のみ | 任意 |
| 2 | PDMデュアルマイクの接続が正しい | 555/557のみ | 任意 |
| 3 | マイクの製品仕様を確認し、チップが対応している | 555/557のみ | 任意 |
| 4 | 周辺デバイスのI/Oロジックレベルがメインチップと一致している | 555/557のみ | 任意 |
5.8.20. SPI¶
表 5.8.20-1: SPIのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | SPIの接続が正しい。MCUのSDOを周辺デバイスのSDIに、MCUのSDIを周辺デバイスのSDOに接続する | 全バリアント | 任意 |
| 2 | SPI周辺デバイスのタイミング要件を確認し、対応可能であることを確認する | 全バリアント | 任意 |
| 3 | 周辺デバイスのI/Oロジックレベルがメインチップと一致している | 全バリアント | 任意 |
5.8.21. USART¶
表 5.8.21-1: USARTのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | USART3をダウンロードおよびログ用インターフェースとして設計する | 全バリアント | 必須 |
| 2 | USART3にテストポイントを設け、必要に応じてプルアップ抵抗を追加する。100 Ωの直列抵抗を推奨し、実設計に合わせて調整できるようにする | 全バリアント | 必須 |
| 3 | HCPUで動作させるデバイスはUSART1またはUSART2に接続する | 全バリアント | 任意 |
| 4 | LCPUで動作させるデバイスはUSART4またはUSART5に接続する | 全バリアント | 任意 |
| 5 | 周辺デバイスを接続する際は、MCU側RXDを周辺デバイス側TXDに、MCU側TXDを周辺デバイス側RXDに接続する | 全バリアント | 必須 |
| 6 | 周辺デバイスのI/Oロジックレベルがメインチップと一致している | 全バリアント | 必須 |
| 7 | 未使用のUSARTテストポイントを予備用に確保する | 全バリアント | 任意 |
| 8 | UART1をデバイスに接続する場合、テストポイントを確保する | 全バリアント | 必須 |
| 9 | UARTをUART-USB変換チップに接続する場合、RXとTXを切り離せるようにする | 全バリアント | 必須 |
| 10 | 周辺デバイス接続用UARTにはHCPUインターフェースを推奨する。HCPUソフトウェアがLCPU UARTを使用するのを避けるため | 全バリアント | 必須 |
5.8.22. PWM¶
表 5.8.22-1: PWMのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | バックライトPWMのピン割り当てが正しい。モーターとは異なるGPTIMxを使用し、バックライトがHCPU周波数低下の影響を受けないよう、PBインターフェースを推奨する | 全バリアント | 任意 |
| 2 | モーターPWMのピン割り当てが正しい。バックライトとは異なるGPTIMxを使用し、振動制御がHCPU周波数低下の影響を受けないよう、PBインターフェースを推奨する | 全バリアント | 任意 |
| 3 | SMTモーター使用時に書き込み中の異常動作を防ぐため、モーターPWM制御ピンにはPBインターフェース、特にPB24またはPB25を推奨する | 全バリアント | 任意 |
| 4 | PWM出力が必要な信号にはPBインターフェースを使用し、コールドブート時の異常動作も確認する | 全バリアント | 任意 |
5.8.23. デバッグ¶
表 5.8.23-1: デバッグのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | SWD信号の接続が正しい | 全バリアント | 任意 |
| 2 | J-Linkコネクターまたはテストポイントに、I/O電源リファレンスを正しく確保する | 全バリアント | 任意 |
| 3 | SF32LB555x XXXXの量産書き込みでは、PVDD、VDDIOA、VDDIOB、VDDSIP、AVDD33、AVDD_BRFに加えてAVDD_DSIにも給電する | 555/557のみ | 必須 |
5.8.24. USB¶
表 5.8.24-1: USBのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | USBインターフェースの接続が正しい | 全バリアント | 任意 |
| 2 | USBインターフェースにESD保護を設ける | 全バリアント | 任意 |
| 3 | 通常動作中は、USBを有効にしておけばPC／デバイス側で接続と取り外しを検出できる。 MCUのスリープ中も接続と取り外しを検出する必要がある場合は、VBUSの抵抗分圧回路を追加し、I/O電圧と一致するHighレベルをMCUのウェイクアップピンに入力する。充電器挿入検出用ウェイクアップピンとの共用を推奨する |
全バリアント | 任意 |
5.8.25. 消費電力¶
表 5.8.25-1: 消費電力のチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | QFNのGPIO27およびBGAのPA01は入力としての使用を推奨しない。内部20 kΩプルダウンにより、大きなプルアップ抵抗ではHigh電圧が低下し、小さなプルアップ抵抗では過剰なリークが生じる可能性がある | 全バリアント | 必須 |
| 2 | QFNのGPIO27またはBGAのPA01を出力として使用する場合、I/Oが駆動されていないときに制御対象回路が非アクティブとなることを確認する。1.8 VのHigh出力で約90 µAのリークが発生するため、大電流動作時の用途を優先する | 全バリアント | 必須 |
| 3 | PA01とPA03をGPIOとして使用する場合、スリープ中のI/Oレベルを一致させるか、少なくとも一方のピンをプルアップ／プルダウンなしのハイインピーダンス状態にする | 全バリアント | 必須 |
| 4 | PA77、PA78、PA79、PA80、PB43～PB48はウェイクアップ対応の計10ピンである。Hibernateの電源オフ状態ではハイインピーダンスとなり、内部PU／PDも無効になるため、固定レベルを別途保証できない場合は外付けプルアップまたはプルダウンを追加する | 全バリアント | 必須 |
| 5 | PBウェイクアップピンを波形出力に使用する場合、Hibernateを使用しない場合でも外付けプルアップまたはプルダウンを設ける | 全バリアント | 必須 |
| 6 | すべてのMOSFET、LDO、DCDCのイネーブルピンについて、Hibernate中もデフォルトのプルアップ／プルダウン抵抗で必要なオン／オフ状態を維持する | 全バリアント | 必須 |
| 7 | GPIO出力をHighにして負荷を制御する場合、機能に影響しない範囲で1 MΩのプルダウンを使用し、リークを低減する | 全バリアント | 必須 |
| 8 | スリープ中にPA GPIO出力をHighに維持する必要がある場合、PUピンを選択する | 全バリアント | 必須 |
| 9 | スリープ中にPA GPIO出力をLowに維持する必要がある場合、PDピンを選択する | 全バリアント | 必須 |
| 10 | Hibernateモードのベースライン電流要件を記録する | 全バリアント | 必須 |
| 11 | Hibernateモードで選択した周辺デバイスのベースライン電流を合計して記録し、プロジェクト要件を満たすことを確認する | 全バリアント | 必須 |
| 12 | Standbyモードのベースライン電流要件を記録する | 全バリアント | 必須 |
| 13 | Standbyモードで選択した周辺デバイスのベースライン電流を合計して記録し、プロジェクト要件を満たすことを確認する | 全バリアント | 必須 |
| 14 | PB43～PB48のウェイクアップピンを出力に使用する場合、Standby中は内部プルが無効になるため、外付けプルアップまたはプルダウンを設ける | 全バリアント | 必須 |
5.8.26. オフライン書き込みと水晶振動子の校正¶
表 5.8.26-1: オフライン書き込みと水晶振動子校正のチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | オフライン書き込み基板でファームウェアを書き込む場合は、VBAT、GND、UART3_TXD、UART3_RXD、MODE、RESETのテストポイントを確保する | 全バリアント | 任意 |
| 2 | 水晶振動子の校正が必要な場合はPB08を確保する。PB08を周辺機器に接続する場合は、出力として使用することを推奨し、外付けコンデンサーは接続しない | 全バリアント | 任意 |
最終更新: