SF32LB57xハードウェア設計ガイド — 回路図チェックリスト¶
SF32LB57xハードウェア設計ガイドの一部
このページには、SiFli公式の設計セルフチェック表に基づき、第 5.8 節の項目別チェックリストを掲載しています。最小システムと電源に戻ると、回路図設計指針の最初のページを確認できます。
5.8. 回路図チェックリスト¶
各表は回路図の機能ブロックごとに確認項目をまとめています。「対象」列には、電池駆動バリアントまたは3.3 V電源バリアントに限定される項目を示し、「全バリアント」と記載された項目はすべてのバリアントに適用されます。
5.8.1. パッケージ¶
表 5.8.1-1: パッケージのチェックリスト
| 番号 | 確認項目 | 対象 | 確認（はい／いいえ） |
|---|---|---|---|
| 1 | 回路図シンボルライブラリーが正しい | 全バリアント |
5.8.2. 電源¶
表 5.8.2-1: 電源チェックリスト
| 番号 | 確認項目 | 対象 | 確認（はい／いいえ） |
|---|---|---|---|
| 1 | VBUS入力電圧を4.6～5.5 Vの範囲内に厳密に制御する |
電池駆動バリアント | |
| 2 | VBAT充電は定格4.2～4.45 Vのバッテリーに対応する。プリチャージ電流は40 mA、最大充電電流は1C（400 mA） |
電池駆動バリアント | |
| 3 | VCCの定格動作範囲は3.45～4.7 V。ハードウェアの電源投入しきい値は3.45 V、シャットダウンしきい値は2.7 V |
電池駆動バリアント | |
| 4 | VSYSはチップ内部の専用電源であり、AVDD_BRFとGPIOプルアップ回路への給電に限る。他の外部周辺機器には給電しない |
電池駆動バリアント | |
| 5 | VDD33_VOUT1の負荷は、パッケージ内蔵Flash、外付けNOR/NAND Flash、AVDD33_AUDに限る。他の周辺機器には給電しない。ソフトスタート中の負荷電流は30 mA以下とし、完全に有効化した後の負荷能力は150 mAとする。 |
電池駆動バリアント | |
| 6 | VDD33_VOUT2のソフトスタート電流制限は30 mA。電圧が3.3 Vで安定した後の負荷能力は150 mA。ソフトスタート制限はソフトウェアで無効化できるため、接続する周辺機器の突入電流がこの電源レールの推奨仕様に合うことを確認する |
電池駆動バリアント | |
| 7 | AVDD_BRFはVSYSドメインから給電する |
電池駆動バリアント | |
| 8 | AVDD33_AUDはVDD33_VOUT1ドメインから給電する |
電池駆動バリアント | |
| 9 | PVDDの定格電源範囲は2.93～3.63 V、標準のデフォルト動作電圧は3.3 V |
3.3 V電源バリアント | |
| 10 | VBATSのバッテリー電圧検出範囲は0～4.5 V。この範囲を超えない |
3.3 V電源バリアント | |
| 11 | AVDD_BRFは外部の3.3 V電源から給電する |
3.3 V電源バリアント | |
| 12 | AVDD33_AUDは外部の3.3 V電源から給電する |
3.3 V電源バリアント | |
| 13 | AVDD33_ANAは外部の3.3 V電源から給電する |
3.3 V電源バリアント | |
| 14 | VDDIOAの入力電圧範囲は正確な発注型番によって異なる。データシートの型番説明を確認する |
3.3 V電源バリアント | |
| 15 | バッテリー電圧検出では、チップ内部のGPADCチャネルがすでにVBAT/VBATSに接続されている。別のGPADCチャネルにも接続しない |
全バリアント | |
| 16 | BUCK_LX/BUCK_FBの配線がチップのハードウェア設計仕様に厳密に従っている |
全バリアント | |
| 17 | VDD18_VOUTはチップのパッケージ内蔵PSRAM専用の電源である。外付け1.8 V周辺機器には使用しない |
全バリアント | |
| 18 | GPADC_VREFには外付けコンデンサーのみを接続する。外部電圧を印加しない |
全バリアント | |
| 19 | AUD_VREFには外付けコンデンサーのみを接続する。外部電圧を印加しない |
全バリアント |
原資料内の相違
原文の自己点検表はPVDDの下限を2.93 V、VBATSの上限を4.5 Vとしていますが、パッケージ別電源表はそれぞれ2.97 Vと4.7 Vを示しています。本ページでは自己点検表の値を保持しています。正確な発注型番についてSiFliに確認し、広い方の範囲をそのまま設計承認に用いないでください。
参考回路図ではVCCを3.2 V～4.7 V、VDD33_VOUT1をFlashとセンサー用と記載していますが、上表の下限3.45 Vと他の周辺機器への給電禁止に一致しません。上表の制限を保持し、図中の表記を根拠に電圧範囲や給電用途を広げないでください。
ガイド本文の別の箇所では、VBUS入力範囲を4.5 V～5.5 V、LDO出力を内蔵するOVPデバイスの出力範囲を4.5 V～5.4 Vとしています。一方、自己点検表ではそれぞれ4.6 V～5.5 V、4.7 V～5.4 Vです。本ページでは自己点検表の値を保持しています。設計承認前に、対象デバイスとSiFliに適用範囲を確認してください。
原文の自己点検表第25項はVDD33_VOUT2用コンデンサーを見出しにしていますが、詳細な確認事項ではVDD33_VOUT1と誤記されています（第24項も同電源を対象とします）。本ページでは第25項の見出しに従っています。意図された電源レールをSiFliに確認してください。
5.8.3. 電源コンデンサーとインダクター¶
表 5.8.3-1: 電源コンデンサーとインダクターのチェックリスト
| 番号 | 確認項目 | 対象 | 確認（はい／いいえ） |
|---|---|---|---|
| 1 | VBUSコンデンサーは10 uF/10 V以上とし、ピンの近くに配置する |
電池駆動バリアント | |
| 2 | VBATコンデンサーは4.7 uF/10 V以上とし、ピンの近くに配置する |
電池駆動バリアント | |
| 3 | VCCコンデンサーは10 uF/10 V以上とし、ピンの近くに配置する |
電池駆動バリアント | |
| 4 | VSYSコンデンサーは2.2 uF/6.3 Vとする。このドメインの総容量は9.6 uF以下とし、ピンの近くに配置する |
電池駆動バリアント | |
| 5 | VDD33_VOUT1コンデンサーは2.2 uF/6.3 Vとする。このドメインの総容量は9.6 uF以下とし、ピンの近くに配置する |
電池駆動バリアント | |
| 6 | VDD33_VOUT2コンデンサーは2.2 uF/6.3 Vとする。このドメインの総容量は9.6 uF以下とし、ピンの近くに配置する |
電池駆動バリアント | |
| 7 | PVDDコンデンサーは10 uF/6.3 V以上とし、ピンの近くに配置する |
3.3 V電源バリアント | |
| 8 | VBATSのデカップリングコンデンサーは0.1 uF/10 Vとし、ピンの近くに配置する |
3.3 V電源バリアント | |
| 9 | VDDIOAコンデンサーは4.7 uF/6.3 Vとし、ピンの近くに配置する |
3.3 V電源バリアント | |
| 10 | AVDD33_ANAコンデンサーは1 uF/6.3 Vとし、ピンの近くに配置する |
3.3 V電源バリアント | |
| 11 | BUCK_FBコンデンサーは4.7 uFとし、インダクターとチップピンの間に配置する |
全バリアント | |
| 12 | VDD_VOUT1コンデンサーは4.7 uF/6.3 Vとし、ピンの近くに配置する |
全バリアント | |
| 13 | VDD_VOUT2コンデンサーは4.7 uF/6.3 Vとし、ピンの近くに配置する |
全バリアント | |
| 14 | VDD_RETコンデンサーは0.47 uF/6.3 Vとし、ピンの近くに配置する |
全バリアント | |
| 15 | VDD_RTCコンデンサーは1 uF/6.3 Vとし、ピンの近くに配置する |
全バリアント | |
| 16 | MIC_BIASコンデンサーは1 uF/6.3 Vとし、ピンの近くに配置する |
全バリアント | |
| 17 | AVDD_BRFコンデンサーは4.7 uF/6.3 Vとし、ピンの近くに配置する |
全バリアント | |
| 18 | AVDD33_AUDコンデンサーは2.2 uF/6.3 Vとし、ピンの近くに配置する |
全バリアント | |
| 19 | AUD_VREFコンデンサーは1 uF/6.3 Vとし、ピンの近くに配置する |
全バリアント | |
| 20 | GPADC_VREFコンデンサーは4.7 uF/6.3 Vとし、ピンの近くに配置する |
全バリアント | |
| 21 | SF32承認ベンダーリスト掲載のBUCKインダクターを優先する。別の部品を使用する場合は、L = 4.7 uH、DCR ≤0.4 Ω、Isat ≥450 mAを満たすこと | 全バリアント | |
| 22 | GPSなど干渉に敏感な周辺機器を搭載する製品では、BUCK_LXに100 pF未満のGND接続用コンデンサーのフットプリントを確保し、最終容量は完成品のEMC試験で決定する |
全バリアント |
5.8.4. 充電とOVP¶
表 5.8.4-1: 充電とOVPのチェックリスト
| 番号 | 確認項目 | 対象 | 確認（はい／いいえ） |
|---|---|---|---|
| 1 | 充電入力インターフェースにOVP過電圧保護回路を設ける | 電池駆動バリアント | |
| 2 | 充電器接続直後に画面を点灯させる必要がある場合、内蔵充電器は使用せず、電源経路管理（power-path management）機能を備えた外付け充電ICを使用する | 電池駆動バリアント | |
| 3 | 内蔵充電器は、バッテリーが3.6 Vまで充電された後にソフトウェアでディスプレイを点灯してもよい場合に限り使用する | 電池駆動バリアント | |
| 4 | LDO出力内蔵のOVPデバイス（例：LP5305AQVF）を推奨する。LDO出力は4.7～5.4 V、負荷能力は0.5 A以上、過電流保護の動作電流は0.7 A以上 |
電池駆動バリアント | |
| 5 | OVLO調整式OVPデバイスを使用する場合、分圧抵抗の許容差を1%、OVLOしきい値誤差を3%未満とし、調整範囲を5.15～5.55 Vに設定する | 電池駆動バリアント | |
| 6 | 内蔵充電器を使用しない場合、VBUSを未接続にでき、外付けコンデンサーも省略できる。その場合、VBATから外部へ電源を出力できない |
電池駆動バリアント |
5.8.5. 消費電力¶
表 5.8.5-1: 消費電力チェックリスト
| 番号 | 確認項目 | 対象 | 確認（はい／いいえ） |
|---|---|---|---|
| 1 | LDO/DC-DC電源ICにはアクティブHighのENピンを使用する。出力をデフォルトでオフにする場合、製品全体の低消費電力要件に応じて1 MΩ～5.1 MΩの抵抗でENをプルダウンする | 全バリアント | |
| 2 | MOSFET電源スイッチにはPMOS+NMOS構成を使用する。制御ピンはHighでオン、Lowでオフとし、制御ピンを1 MΩの抵抗でGNDにプルダウンする | 全バリアント | |
| 3 | 外部ブートメディアの電源スイッチはPA21のみで制御する |
全バリアント | |
| 4 | VSYSをGPIOのプルアップ電源に使用する場合、常時オン時の静的電流を十分に評価し、製品全体の低消費電力目標を満たすことを確認する |
電池駆動バリアント | |
| 5 | LDO2またはLDO3をGPIOのプルアップ電源に使用する場合、電源オフ時の状態を評価し、リーク電流や異常なIOレベルが発生しないことを確認する | 電池駆動バリアント | |
| 6 | スリープ時のリーク電流を防ぐため、I2Cプルアップ電源を対応する周辺機器のIO電源ドメインと連動してオン／オフする | 全バリアント | |
| 7 | Deep Sleepモードにおける製品全体の静的電流上限が、プロジェクト仕様を満たすことを確認する | 全バリアント | |
| 8 | Deep Sleepモードでの全周辺機器の静的電流の合計を記録し、プロジェクトの消費電力目標を満たすことを確認する | 全バリアント | |
| 9 | Standbyモードにおける製品全体の静的電流上限が、プロジェクト仕様を満たすことを確認する | 全バリアント | |
| 10 | Standbyモードでの全周辺機器の静的電流の合計を記録し、プロジェクトの消費電力目標を満たすことを確認する | 全バリアント |
5.8.6. クロック¶
表 5.8.6-1: クロックチェックリスト
| 番号 | 確認項目 | 対象 | 確認（はい／いいえ） |
|---|---|---|---|
| 1 | 48 MHzメイン水晶振動子にはSF32承認ベンダーリスト掲載の型番を使用する（AVL） | 全バリアント | |
| 2 | 48 MHz水晶振動子がAVL非掲載の場合、7 pF ≤ CL ≤ 12 pF（8.8 pF推奨）、周波数許容差 ≤±10 ppm、ESR ≤30 Ω（22 Ω推奨）を満たす | 全バリアント | |
| 3 | 32.768 kHz RTC用水晶振動子にAVL掲載の型番を使用する | 全バリアント | |
| 4 | 32.768 kHz水晶振動子がAVL非掲載の場合、CL = 7 pFまたは11.5 pF（7 pF推奨）、周波数許容差 ≤±20 ppm、ESR ≤80 kΩ（38 kΩ推奨）を満たす | 全バリアント |
5.8.7. ストレージとブート¶
表 5.8.7-1: ストレージとブートのチェックリスト
| 番号 | 確認項目 | 対象 | 確認（はい／いいえ） |
|---|---|---|---|
| 1 | MPI3に外付けSPI NOR Flashを接続する場合：PA13（MPI D1）とPA17（MPI D3）にプルアップは不要 |
全バリアント | |
| 2 | MPI3に外付けSPI NAND Flashを接続する場合：PA13（MPI D1）にプルアップは不要、PA17（MPI D3）には7.5 kΩのプルアップが必要 |
全バリアント | |
| 3 | MPI3に外付けSD NAND Flashを接続する場合：PA13（SD D3）とPA15（SD CMD）には7.5 kΩのプルアップが必要、PA17（SD D1）には不要 |
全バリアント | |
| 4 | MPI3に外付けeMMCを接続する場合：PA13（SD D3）、PA17（SD D1）、PA15（SD CMD）すべてに7.5 kΩのプルアップが必要 |
全バリアント | |
| 5 | パッケージ内蔵ストレージがすでにMPI3を使用している場合、外部MPI3にはSD NAND/eMMCのみを接続できる。外付けSPI NOR/SPI NANDは接続しない | 全バリアント | |
| 6 | MPI3外付けストレージの電源制御：SPI NOR Flashは常時給電でもよい。SPI NAND/SD NAND/eMMCには電源スイッチ制御が必要。外部メディアからブートする場合、ストレージ電源はデフォルトでオンにする | 全バリアント | |
| 7 | 選定した外部ストレージの型番がプロジェクトのAVLに掲載されている | 全バリアント | |
| 8 | ストレージ部品の動作電圧範囲がメインチップのIO電源電圧と一致している | 全バリアント |
5.8.8. RF¶
表 5.8.8-1: RFチェックリスト
| 番号 | 確認項目 | 対象 | 確認（はい／いいえ） |
|---|---|---|---|
| 1 | ANT信号配線に、シングルエンド50 Ωの特性インピーダンス設計条件を明記する | 全バリアント | |
| 2 | 信号経路にπ型マッチング回路を確保する。並列位置はNCコンデンサー、直列位置は15 pFコンデンサーとし、最終値は実機で調整する | 全バリアント |
5.8.9. ディスプレイ¶
表 5.8.9-1: ディスプレイチェックリスト
| 番号 | 確認項目 | 対象 | 確認（はい／いいえ） |
|---|---|---|---|
| 1 | QSPIインターフェースのディスプレイには、PA00～PA08グループのFunction 1専用ピンを優先する |
全バリアント | |
| 2 | 通常の信号速度であればRGBインターフェースのディスプレイは任意のGPIOを使用できる。30 MHzを超える場合はPA22～PA50とPA52～PA54（B1～B6のみ）に限る |
全バリアント | |
| 3 | MCUの8080インターフェースディスプレイにはRGBと同じピン割り当て規則を適用する。高速動作ではPA22～PA50とPA52～PA54に限る |
全バリアント | |
| 4 | EPD電子ペーパーディスプレイにはRGBと同じピン割り当て規則を適用する。高速動作ではPA22～PA50とPA52～PA54に限る |
全バリアント | |
| 5 | ディスプレイとバックライトの消費電力は大きいため、電源スイッチ制御回路を設ける。常時点灯設計を除き、起動時はディスプレイとバックライトの電源をデフォルトでオフにする | 全バリアント | |
| 6 | ディスプレイとタッチデバイスの動作電圧範囲が、メインチップのIO電源ドメインと一致している | 全バリアント |
5.8.10. オーディオ¶
表 5.8.10-1: オーディオチェックリスト
| 番号 | 確認項目 | 対象 | 確認（はい／いいえ） |
|---|---|---|---|
| 1 | MEMSマイクの信号、バイアス、その他のピン配線がハードウェア設計仕様に準拠している | 全バリアント | |
| 2 | MEMSマイクのバイアス電源にチップのMIC_BIASを使用する |
全バリアント | |
| 3 | シングルエンド・アナログECMマイクの信号、バイアス、その他のピン配線がハードウェア設計仕様に準拠している | 全バリアント | |
| 4 | シングルエンド・アナログECMマイクのバイアス電源にチップのMIC_BIASを使用する |
全バリアント | |
| 5 | すべてのオーディオADC入力チャネルに、2.2 uF以上の直列DCカットコンデンサーを設ける | 全バリアント | |
| 6 | DACP/DACNそれぞれに1 kΩの直列抵抗をチップの近くに配置し、2信号間に1.5 nFのコンデンサーを並列接続する |
全バリアント | |
| 7 | ADC1Pとの共用ピンPA55は、ADC1P有効時に高インピーダンス入力に設定し、機能競合や信号異常を防ぐ |
全バリアント | |
| 8 | ADC2Pとの共用ピンPA10は、ADC2P有効時に高インピーダンス入力に設定し、機能競合や信号異常を防ぐ |
全バリアント | |
| 9 | MICBIASとの共用ピンPA56は、MICBIAS有効時に高インピーダンス入力に設定し、ピン機能の競合によるリーク電流や回路故障を防ぐ |
全バリアント |
5.8.11. カメラ¶
表 5.8.11-1: カメラチェックリスト
| 番号 | 確認項目 | 対象 | 確認（はい／いいえ） |
|---|---|---|---|
| 1 | カメラ信号、電源、その他のピン配線がハードウェア設計仕様に準拠している | 全バリアント | |
| 2 | 各カメラモデルのコア電源が、それぞれのデータシート要件を満たしている | 全バリアント |
5.8.12. ボタン¶
表 5.8.12-1: ボタンのチェックリスト
| 番号 | 確認項目 | 対象 | 確認（はい／いいえ） |
|---|---|---|---|
| 1 | ボタンにハードウェアウェイクアップ機能が必要か製品要件に基づいて確認し、対応する回路とソフトウェア設定を完了する | 全バリアント | |
| 2 | 通常のボタンのプルアップ回路で適切な抵抗値を選び、プルアップ電圧ドメインをIO電源ドメインに合わせる | 全バリアント | |
| 3 | 電源／リセットキーにPA34を使用し、アクティブHighに設定する。10秒の長押しによるハードウェアリセットに対応させ、10 kΩのプルダウン抵抗をメイン基板に配置する |
全バリアント | |
| 4 | 各ボタン入力信号に対応するESD保護素子をボタンの近くに配置する | 全バリアント |
5.8.13. UART¶
表 5.8.13-1: UARTチェックリスト
| 番号 | 確認項目 | 対象 | 確認（はい／いいえ） |
|---|---|---|---|
| 1 | UARTはクロス接続する。MCUのRXDを周辺デバイスのTXDに、MCUのTXDを周辺デバイスのRXDに接続する | 全バリアント | |
| 2 | MCUリセット中は、UART機能と多重化されたPA35/PA36に接続する外部周辺機器の電源をオフにするか、ソフトウェアでPA35/PA36をLowにプルダウンし、異常な電圧レベルによる周辺機器の誤動作を防ぐ |
全バリアント | |
| 3 | 接続するUARTデバイスのIO動作電圧範囲を、メインチップの対応するIOドメインに合わせる | 全バリアント |
5.8.14. I2C¶
表 5.8.14-1: I2Cチェックリスト
| 番号 | 確認項目 | 対象 | 確認（はい／いいえ） |
|---|---|---|---|
| 1 | SDAとSCLにプルアップ抵抗を設ける（400 kHzでは2.2 kΩを推奨）。プルアップ電圧は周辺デバイス側から供給し、周辺デバイスと連動して電源オフにする | 全バリアント | |
| 2 | I2Cに付随する割り込みピンにハードウェアウェイクアップが必要か確認し、適切に設定する | 全バリアント | |
| 3 | 加速度計、心拍センサー、磁力計などのI2Cセンサーが、全レジスターを連続した1回のバースト読み出しで取得できることを確認する | 全バリアント | |
| 4 | 同じI2Cバスを共有する各デバイスに競合しない固有のスレーブアドレスを設定する | 全バリアント |
5.8.15. SPI¶
表 5.8.15-1: SPIチェックリスト
| 番号 | 確認項目 | 対象 | 確認（はい／いいえ） |
|---|---|---|---|
| 1 | SPIはクロス接続する。ホストのSDOを周辺デバイスのSDIに、ホストのSDIを周辺デバイスのSDOに接続し、CLKとCSはそのまま接続する | 全バリアント | |
| 2 | ホスト側で設定するクロック周波数、位相、極性を周辺デバイスの仕様に一致させる | 全バリアント | |
| 3 | 周辺デバイスのIO動作電圧範囲をメインチップの対応するIOドメインに合わせる | 全バリアント |
5.8.16. GPADC¶
表 5.8.16-1: GPADCチェックリスト
| 番号 | 確認項目 | 対象 | 確認（はい／いいえ） |
|---|---|---|---|
| 1 | GPADC入力信号は、GPADCに対応する11本のピンPA28～PA38のみに割り当てる |
全バリアント | |
| 2 | 各GPADCチャネルのアナログ入力電圧を定格範囲の0～3.3 V以内に保つ | 全バリアント | |
| 3 | 分圧によるサンプリングチャネルには1%抵抗を使用し、各GPADC入力のチップピン近くに100 nFのフィルターコンデンサーを配置する | 全バリアント |
5.8.17. USB¶
表 5.8.17-1: USBチェックリスト
| 番号 | 確認項目 | 対象 | 確認（はい／いいえ） |
|---|---|---|---|
| 1 | USB差動信号、電源、GNDのピン配線がUSBハードウェア設計仕様に準拠し、配線違いや短絡がない | 全バリアント | |
| 2 | USBデータ線、VBUS、その他の主要ピンに、製品全体のESD仕様を満たす保護素子を設ける |
全バリアント | |
| 3 | MCUがスリープしていない間はUSBを有効にし、USBプロトコルを通じて接続／取り外しを通常どおり検出できるようにする | 全バリアント | |
| 4 | MCUのスリープ中もUSB接続を検出する必要がある場合、VBUS分圧回路からハードウェアウェイクアップ対応ピンへIO互換レベルを入力する。可能であれば充電器接続検出とピンを共用する |
全バリアント | |
| 5 | USB_DPとの共用ピンPA35は、USB_DP有効時に高インピーダンス入力に設定する |
全バリアント | |
| 6 | USB_DMとの共用ピンPA36は、USB_DM有効時に高インピーダンス入力に設定する |
全バリアント |
5.8.18. 外部ハードウェアウェイクアップ¶
表 5.8.18-1: 外部ハードウェアウェイクアップのチェックリスト
| 番号 | 確認項目 | 対象 | 確認（はい／いいえ） |
|---|---|---|---|
| 1 | 外部ハードウェアウェイクアップ割り込みには、PA33～PA42の範囲にある10本のGPIOのみを使用する |
全バリアント |
5.8.19. デバッグとダウンロード¶
表 5.8.19-1: デバッグとダウンロードのチェックリスト
| 番号 | 確認項目 | 対象 | 確認（はい／いいえ） |
|---|---|---|---|
| 1 | PA18（RXD）とPA19（TXD）をデフォルトのDBG-UARTダウンロード／デバッグインターフェースとして使用し、TXDとRXDを正しく接続する |
全バリアント | |
| 2 | デフォルトのSWDデバッグ／ダウンロードピンPA43/PA44に、書き込みとデバッグ用のはんだ付け可能なテストポイントを確保する |
全バリアント | |
| 3 | ブートモード選択ピンPA00にプルアップ抵抗と対応するテストポイントを確保する |
全バリアント | |
| 4 | SWDピン位置切り替え用のPA01に、製品設計に応じてプルアップ抵抗とテストポイントを確保する |
全バリアント |
5.8.20. EOSとESD¶
表 5.8.20-1: EOSとESDのチェックリスト
| 番号 | 確認項目 | 対象 | 確認（はい／いいえ） |
|---|---|---|---|
| 1 | 充電インターフェースにEOSサージ、ESD、OVPの各保護素子を一式設ける | 全バリアント | |
| 2 | バッテリーインターフェースの電源ピンと信号ピンにESD保護素子を設ける | 全バリアント | |
| 3 | RFアンテナ信号ピンに専用のESD保護素子を設ける | 全バリアント | |
| 4 | LCDとタッチパネルの電源ピンにESD保護素子を設ける | 全バリアント | |
| 5 | タッチパネルのI2Cバス、RST、INTの各信号線にESD保護素子を設ける |
全バリアント | |
| 6 | 心拍モジュールの電源ピンとすべての信号伝送ピンにESD保護素子を設ける | 全バリアント |
5.8.21. 量産ライン¶
表 5.8.21-1: 量産ラインのチェックリスト
| 番号 | 確認項目 | 対象 | 確認（はい／いいえ） |
|---|---|---|---|
| 1 | 書き込み／デバッグ用テストポイントとしてVBATまたは3.3 V、GND、PA18（DBG_UART_RXD）、PA19（DBG_UART_TXD）、VSYS（3.3 V電源バリアントには非適用）、PA34を確保する |
電池駆動バリアント | |
| 2 | すべてのテストポイントを、妨げや配線の混雑がなく、手動プローブ試験とはんだ付けができるように配置する | 全バリアント | |
| 3 | 治具専用テストポイント（VBATまたは3.3 V、GND、PA18、PA19、該当する場合はVDD33_VOUT1、PA00、PA01、PA34）のパッド寸法、間隔、向きを量産治具のプローブ仕様に合わせる |
全バリアント |
最終更新: