Руководство по проектированию аппаратуры SF32LB55x — разработка принципиальной схемы¶

5. Рекомендации по разработке принципиальной схемы¶

5.1. Система питания¶

У SF32LB551 в корпусе QFN68L отсутствуют выводы VDD2, BUCK2_VSW, BUCK2_VOUT, LDOVCC2_VOUT и AVDD_DSI. Применяйте таблицы питания и конденсаторов только к выводам, предусмотренным выбранным корпусом. В корпусах BGA доступны два выхода BUCK; BUCK2 может работать в режиме BUCK или LDO, причём рекомендуется режим BUCK. В QFN68L предусмотрен один выход BUCK.

Размещайте необходимые конденсаторы рядом с соответствующими выводами, минимизируйте токовые петли BUCK и проверьте режим BUCK/LDO до разводки платы. Схему сброса и временные характеристики POR/BOR проверьте на реальном устройстве.

Источники расходятся: в таблице 3-3 китайского руководства SiFli по аппаратному применению и пункте 9 контрольного списка схемы V1.0 для VDD_RTC указано 1 µF, тогда как на C0313 в эталонной схеме руководства указано 0,1 µF. Источники не поясняют, в каких случаях следует применять каждое значение. До выпуска проекта уточните у SiFli нужный номинал для выбранного устройства; не устраняйте расхождение предположением.

Подавайте питание на VDD1 и VDD2 одновременно; у SF32LB551 вывода VDD2 нет. Подтяните RSTN к домену входного напряжения VDD1 и подключите конденсатор 0,1 µF к GND. На исходной схеме для подтяжки указана линия 1,8 V/3,3 V и резистор 10 kΩ; выберите напряжение, соответствующее домену VDD1 конкретного проекта. На рисунке 5.1-1 показаны уровень POR 1,50 V, диапазон настройки BOR от 2,5 V до 1,5 V и отметка RSTN 0,7 V. Измеренная осциллограмма на рисунке 5.1-3 показывает около 700 µs от подъёма питания до снятия сброса в данном примере; это не гарантированная задержка для всех проектов.

Согласно аппаратному руководству SiFli по применению, для BUCK выберите дроссель 4,7 µH с сопротивлением постоянному току DCR ≤ 0,4 Ω и током насыщения Isat ≥ 450 mA.

5.2. Режим загрузки¶

При высоком уровне на Mode после включения питания запускается режим загрузки прошивки; при низком — программа пользователя. Производственная оснастка должна обеспечивать нужный уровень, а конструкция изделия не должна перекрывать доступ к этому выводу во время тестирования.

Вывод Mode относится к тому же домену напряжения, что и VDDIOA. Подключите внешний резистор 10 kΩ к соответствующей линии питания или GND, чтобы обеспечить стабильный уровень; вывод нельзя оставлять неподключённым или допускать непреднамеренные переключения. На серийной плате обязательна контрольная точка Mode для записи прошивки и калибровки кварцевого резонатора; перемычка не требуется. На испытательных платах предусмотрите перемычку, чтобы при зависании приложения можно было восстановить работу, выполнив загрузку в режиме загрузки прошивки.

5.3. Формирование тактовых сигналов¶

Разместите оба резонатора рядом с микросхемой, а их трассы сделайте короткими и симметричными. Предусмотрите площадки для согласующих конденсаторов и защитите цепи резонаторов от помех RF, BUCK, дисплея и двигателя.

5.4. RF¶

RF-тракт SF32LB55x содержит встроенную широкополосную согласующую и фильтрующую цепь. Обеспечьте волновое сопротивление RF-трассы 50 Ω и предусмотрите π-цепь для подавления побочных излучений и согласования антенны. Окончательные номиналы определяйте испытаниями реальной антенны и платы. Если выбранная антенна уже согласована, обычно дополнительные компоненты в предусмотренной цепи устанавливать не требуется.

Проводите RF-трассу над непрерывным опорным слоем земли. Согласующую цепь разместите со стороны микросхемы, рядом с ней, а фильтр AVDD_BRF — рядом с выводом. Держите трассы DC-DC, VBAT, резонаторов, высокочастотных тактовых сигналов, SPI, SDIO, I2S и UART вдали от RF-области.

В референсной RF-схеме C0323 (15 pF/50 V) включён последовательно с ANT, а два ответвления к GND, C0318 и C0319, не установлены (NF). Это примерные значения, а не универсальные параметры согласования антенны.

5.5. Интерфейсы памяти и накопителей¶

SF32LB55x поддерживает OPI PSRAM, NOR/NAND Flash и PSRAM через QSPI, а также eMMC или Micro SD через SDIO. Доступные выводы и интерфейсы зависят от корпуса. Выберите память до окончательного распределения выводов и проверки структуры слоёв платы.

BGA145 поддерживает один канал внешней OPI PSRAM, BGA169 — два. Таблицы 5.5-1–5.5-3 описывают конфигурацию BGA145 и две памяти BGA169, а не три канала в одном корпусе. Таблицы QSPI соответствуют QSPI2, QSPI3 и QSPI4. Таблицы SDIO показывают SDIO1 в режимах 4/8 бит и SDIO2 в режиме 4 бит.

Для внешней QSPI PSRAM рекомендуется использовать QSPI2. Если GPIO HCPU управляет питанием внешней OPI/QSPI PSRAM, выберите вывод HCPU типа PU: высокий уровень включает питание, низкий — выключает. Для коммутации питания VDD_SIP внутренней флеш-памяти используйте PA58 с той же полярностью. Перед добавлением NOR Flash на QSPI4 уточните у FAE SiFli, достаточно ли объёма флеш-памяти для алгоритмов акселерометра и датчика пульса на LCPU.

В исходных таблицах направления сигналов OPI указаны непоследовательно. На эталонной схеме BGA145, эталонной схеме BGA169 для памяти 1 и эталонной схеме для памяти 2 выводы MCU PA37/PA20 и PA07/PA08 соответственно управляют CS# и CLK внешней PSRAM. Поэтому в таблицах ниже направление этих сигналов указано со стороны MCU: выход MCU, вход PSRAM. Схемы не задают направление DQS/DM; проверьте его назначение и направление по документации выбранной PSRAM.

Каждая показанная PSRAM использует 1,8 V, три конденсатора 0,1 µF и один 1 µF/6,3 V. Неподключённые RESET# и NC/CLK# относятся к изображённой памяти; проверьте даташит выбранного компонента.

5.6. Интерфейсы дисплея и сенсорного экрана¶

Доступны интерфейсы дисплея MIPI DSI, SPI/QSPI, MCU8080 и JDI. Выберите панель до назначения выводов и трассировки платы, чтобы одновременно учесть ширину интерфейса, тактирование, управление питанием, прерывание сенсорного экрана и подсветку.

Параллельный и последовательный JDI поддерживаются через мультиплексированные группы сигналов на стороне PA (LCDC1) или PB (LCDC2). В таблицах ниже приведены только назначения PA/LCDC1. SiFli рекомендует использовать PB/LCDC2. В исходном руководстве нет таблицы назначений отдельных выводов LCDC2; уточните фактическое назначение по таблице мультиплексирования выводов микросхемы и не выводите его из таблиц LCDC1.

Примечания по назначению выводов дисплея:

• Для TE можно использовать другой GPIO группы PA.
• Если панель поддерживает передачу TE через DSI, отдельный вывод TE не требуется.
• Для RESET можно использовать другой GPIO группы PB.

Примечания по назначению выводов дисплея:

• Для TE можно использовать PA77 или другой GPIO группы PA, настроенный для имитации этого сигнала.
• Для RESET подходит любой GPIO. Для постоянного отображения (Always-On Display, AOD) SiFli рекомендует GPIO группы PB.

Примечания по назначению выводов дисплея:

• Для TE можно использовать PA77 или другой GPIO группы PA, настроенный для имитации этого сигнала.
• Для RESET подходит любой GPIO. Для постоянного отображения (Always-On Display, AOD) SiFli рекомендует GPIO группы PB.

В руководстве SiFli по аппаратному применению RDX обозначен как строб-сигнал чтения, но описание заканчивается словами «для записи данных». Это противоречит обозначению RDX и парному сигналу записи WRX, поэтому здесь такая формулировка рассматривается как ошибка источника. Возможность чтения и временные параметры зависят от выбранного контроллера дисплея; уточните их по его даташиту.

Для BL_PWM используйте GPIO с функцией GPTIM1_CHx и задайте подходящую подтяжку вверх или вниз, чтобы подсветка не включалась неожиданно при холодном запуске.

5.7. Интерфейсы пробуждения, GPADC и производства¶

Спланируйте доступ к сигналам пробуждения, аналоговым цепям, отладке и производственным интерфейсам с учётом корпуса изделия и испытательной оснастки. Для выводов пробуждения задайте уровни покоя и предусмотрите защиту от ESD; в делителях GPADC сбалансируйте время установления и ток утечки; доступ к отладке и загрузке прошивки должен сохраняться на этапах EVT и серийного производства.

SF32LB55x имеет четыре источника пробуждения HCPU (WKUP_A0–WKUP_A3) и шесть LCPU (WKUP_B0–WKUP_B5). Каждый пробуждает связанный с ним CPU; из Hibernate систему будят лишь шесть источников LCPU. Все десять входов требуют определённого уровня: добавьте внешнюю подтяжку вверх или вниз по назначению сигнала, чтобы избежать утечки во сне.

На эталонной схеме KEY1 подключён к PB48 через подтягивающий резистор 10 kΩ к VDD_1V8; также показаны ESD-защита и конденсатор. В цепи KEY2 показаны подтяжки 10 kΩ, ESD-защита и перемычки для выбора PA08, PA77 или PA78; C0004 помечен NF (не устанавливается). Это варианты схемы, а не список пробуждающих выводов: PA08 не указан в таблице 5.7-1. Выберите поддерживаемый источник пробуждения из этой таблицы и задайте определённый уровень покоя для каждого входа.

Для PWM мотора используйте GPIO с GPTIM1_CHx. Выберите подходящее поведение PU/PD, исключающее случайный запуск при холодном старте. В примере используются GPIO17 (PA44), транзистор со стороны GND и подтяжка затвора к земле 1 MΩ, питание мотора 3 V и отдельное питание MCU 3,3 V.

В аппаратном руководстве SiFli описан 5-канальный 10-битный GPADC с входным диапазоном 0–0,9 V. Для консервативного проектирования платы подключайте VIN напрямую только при напряжении ниже 0,9 V; более высокое напряжение нужно делить так, чтобы VADC оставалось ниже 0,9 V. Для измерения напряжения аккумулятора источник рекомендует R1:R2 около 5:1 и сопротивления порядка MΩ: меньший ток увеличивает время установления. В примере между VADC и GND включено 0,1 µF. Проверьте максимальное напряжение аккумулятора и допуски по VADC = VIN × R2 / (R1 + R2); токи таблицы 5.7-2 относятся к VIN = 4,2 V, а не ко всем состояниям аккумулятора.

Расхождение источников: руководство OpenSiFli по аппаратному применению, имеющее более высокий приоритет, описывает 10-разрядный GPADC с пятью каналами и входным диапазоном 0–0,9 V. Пункт 2 контрольного списка схемы V1.0 устанавливает максимум 1,0 V, но не указывает число каналов. В даташите SF32LB55x V1.7.2, раздел 3.2.1 описаны восемь несимметричных входов (с общим проводом) или четыре дифференциальные пары: диапазон несимметричных входов 0–1,1 V, дифференциальных — от −0,7 до 0,7 V; в таблице выводов перечислены GPADC_CH0–CH7. Актуальное руководство SDK по ADC также указывает восемь каналов (0–7) и максимальное напряжение выборки 1,1 V. SiFli не объяснила различия в числе каналов и пределах напряжения. До получения письменного разъяснения в этом руководстве сохраняется база проектирования из источника с более высоким приоритетом: пять каналов и диапазон входного напряжения 0–0,9 V. Поддерживайте VADC ниже 0,9 V; не считайте 1,0 V или 1,1 V допустимым пределом проектирования и уточните у SiFli доступные каналы для выбранного устройства и корпуса.

Подключайте линии I2C/SPI, управления и прерываний датчиков пульса и ускорения к LCPU. Выбирайте преобразователи DC-DC, LDO или ключи нагрузки с низким Iq, чтобы при необходимости отключать питание датчиков.

Внешний аудиомодуль Bluetooth обменивается данными с HCPU через UART1. Согласуйте уровни сигналов или установите преобразователь уровней. При отключении аудиомодуля одновременно отключайте и питание преобразователя, чтобы избежать утечки. Если модуль остаётся включённым в Standby, а его вход разрешения питания активен низким уровнем, используйте GPIO LCPU с подтяжкой PD по умолчанию.

UART RXD нельзя оставлять неподключённым; включайте внутреннюю подтяжку вверх при инициализации прошивки. UART3 — порт вывода журнала по умолчанию. SiFli предлагает автономный программатор для производства и калибровки кварца. Предусмотрите как минимум контрольные точки VBAT, GND, VDDIOA, VDDIOB, RSTN, Mode, SWDIO, SWCLK, RXD1, TXD1, RXD3 и TXD3. Производственный набор — VBAT, GND, boot_mode, VDDIOB, RXD3 и TXD3. VBAT и boot_mode — обозначения на испытательной оснастке в источнике; сопоставьте их с реальным питанием платы и соединением Mode до подключения.

На исходной схеме VDD_1V8 подключён к контакту 1 (VTref), а SWDIO и SWCLK — к контактам 7 и 9 соответственно, каждый через отдельный последовательный резистор 22 Ω. В стандартном разъёме J-Link SWD контакт 1 также служит VTref — входом опорного напряжения целевого устройства, а не выходом питания отладочного пробника. Перед подключением стандартного кабеля проверьте ориентацию разъёма и совместимость с уровнем 1,8 V.

Последнее обновление: 2026-10-19