SF32LB57xハードウェア設計ガイド — 最小システムと電源¶

5. 回路図設計ガイドライン¶

この章では、一般的な基板の立ち上げ順に沿って説明します。まず最小システム設計を完了してください。ここが不完全だと、初回試作基板で電源投入、ストレージからの起動、ファームウェアのダウンロード、デバッグができないおそれがあります。基本設計を固めた後、電源システム、クロック生成、RF経路、ディスプレイ、オーディオ、カメラ、センサーなど、製品固有の機能を確認します。

5.1. 最小システム設計¶

5.1.1. 最小システム設計の手順¶

立ち上げ時の不具合は、最小システム、電源ファミリー、ブートモード、ストレージのプルアップ、水晶振動子の選定、BUCK部品、ダウンロード経路の不足に起因することが多くあります。製品の周辺機能にピンを割り当てる前に、次の項目を確定してください。

1. パッケージと電源ファミリーに合った最小システム回路図を選びます。
2. PA00 / PA01のブートおよびデバッグ動作を設定し、復旧用アクセスを確保します。
3. ブートメディアを選び、必要なプルアップをPA13 / PA15 / PA17に設定します。
4. 電源ツリー、充電／OVP経路、BUCKインダクター／コンデンサー、各レールの初期状態を定め、5.2節で詳細を確認します。
5. 48 MHzおよび32.768 kHzの水晶振動子を選び、5.3節で校正計画を確認します。
6. DBG-UART、SWD、ブートモード、電源、GND、治具接続用のテストポイントを確保します。

5.1.2. 最小システム回路図¶

SF32LB57xには複数の最小システム回路図があります。パッケージと電源ファミリーの両方に合ったものを使用し、バッテリー駆動バリアントと3.3 V電源バリアントを混在させないでください。

5.1.3. ブートストレージとストラップ設定¶

回路図を確定する前にブートメディアを選定してください。パッケージ内蔵メモリーがすでにMPIチャネルを使用している場合があります。また、外付けメディアごとにプルアップと電源制御の要件が異なります。

ブートメディアの電源は、メディアの種類と電源ファミリーに応じて設計してください。バッテリー駆動バリアントでは、外付けNOR FlashはVDD33_VOUT1から給電し、外付けSPI NAND FlashにはVDD33_VOUT1の後段にロードスイッチを設け、外付けSD NAND FlashとeMMCには外付けLDOを使用します。3.3 V電源バリアントでは、すべての外付けブートメディアに外付けLDOを使用します。SiFliは外付けブートメディア用電源スイッチのイネーブルにPA21を推奨しており、高レベルで電源オン、低レベルでオフになります。バッテリー駆動バリアントでPA21が引き出されていない場合、原資料ではデフォルトでプルアップされるGPIOを代わりに使用できます。ブート中にメディアの電源レールが利用可能であることを確認してください。パッケージ内蔵ストレージがすでにMPI3を使用している場合、外付けMPI3の用途はSD NANDまたはeMMCに限られます。このチャネルに外付けSPI NOR／SPI NANDを接続しないでください。

5.1.4. デバッグおよびダウンロード経路¶

製品のIOを割り当てる前に、デバッグと復旧のためのアクセス経路を確保してください。標準のDBG-UART、ブートストラップ、SWD経路にアクセスできないと、初回基板の不具合からの復旧が難しくなります。

PA18/PA19はデフォルトのDBG-UARTピン、PA43/PA44はデフォルトのSWDピンです。SWDはPA18/PA19に切り替えることもできます。ダウンロードインターフェースはDBG-UART、SWD、標準UART、USBの4種類です。通常起動で使用できるのはDBG-UARTとSWDのみで、BOOTモードでは4種類すべてを有効にできます。BOOTモードとSWDピンの切り替えは、PA00、BOOTレジスター、PA01、ホスト側のBOOTスイッチに依存します。量産書き込みや復旧を設計する際は、原資料の全モード表を確認し、単一のピン状態だけからダウンロード方式を推定しないでください。

5.2. 電源システム¶

5.2.1. 電源ツリーの計画¶

回路図を作成する前に電源ツリーを描き、各レールに電源元、既定状態、最大負荷、スリープ時の状態、制御GPIOを記載してください。

5.2.2. バッテリー駆動バリアント¶

バッテリー駆動バリアントでは、通常VBUS、VBAT、VCC、VSYS、BUCK_LX、BUCK_FB、内部LDO出力、オーディオ電源ピン、RF電源ピンを使用します。

主な要件:

• VBUSを許容入力範囲内に保ち、OVP保護を追加します。
• VBATをバッテリーに接続し、バッテリー電圧の検出に使用します。
• VCCをシステムの主入力として扱います。十分な配線幅を確保し、デカップリングコンデンサーをチップの近くに配置します。
• VSYSは指定された内部負荷、AVDD_BRF、GPIOのプルアップ回路に限って使用し、外付け周辺機器には給電しないでください。
• VDD33_VOUT1、VDD33_VOUT2などの内部レギュレーター出力は、明示的に許可された負荷に限って使用します。SiFliの原資料には不一致があります。低消費電力の説明と図では外付けセンサーをVDD33_VOUT1に接続していますが、同じガイドの電源チェックリストでは、この出力をパッケージ内蔵／外付けNOR/NAND FlashとAVDD33_AUDに限定し、他の周辺機器への給電を禁止しています。SiFliがこの不一致を明確にするまでは、センサーをVDD33_VOUT1に接続しないでください。
• AVDD_BRFとAVDD33_AUDは、推奨される電源レールから供給し、ローカルでフィルタリングします。

5.2.3. 3.3 V電源バリアント¶

3.3 V電源バリアントでは通常、PVDD、AVDD33、AVDD_BRF、AVDD33_AUD、VDDIOAなどの電源ドメインに外部3.3 Vレールを使用します。

主な要件:

• 重要な3.3 V電源ドメインにはスター配線を使用します。
• アナログ、RF、オーディオの電源は、大電流または高速デジタルの経路から分離して個別にフィルタリングします。
• バッテリー検出にVBATSを使用する場合は、入力範囲とフィルタリングを確認します。
• 3.3 V電源バリアントでは、すべての外付けブートメディアに外付けLDOから給電します。イネーブル信号にはPA21を推奨します。
• 内部リファレンスと内部LDO出力ピンは、必要な外付けコンデンサーだけに接続してください。外部電源から電圧を印加しないでください。

5.2.4. 電源コンデンサーと用途のクイックリファレンス¶

この表は回路図の事前レビューに使用します。最終的な値は、データシートとリファレンスデザインで必ず確認してください。

5.2.5. BUCKインダクターとフィードバック¶

BUCKインダクターの推奨パラメーター:

PCB設計要件:

• インダクター、出力コンデンサー、フィードバックコンデンサーをチップの近くに配置します。
• BUCK_LXの電流ループは短く幅広くします。この領域に銅箔ベタや敏感な信号線を配置しないでください。
• BUCK_FBの配線には十分な幅を持たせます。0.25 mm以上を推奨します。
• インダクター付近に連続した基準GNDを設け、水晶振動子、RF、オーディオ、GPADCの配線へのノイズ結合を避けます。
• GPS、心拍検出、ECG、アナログマイクなどの敏感な回路がある場合は、BUCK_LX付近にEMI調整用のオプション部品ランドを確保します。最終値はシステムのEMC検証で決定してください。

5.2.6. 充電とOVP¶

バッテリー製品では、外付け充電器または内蔵充電ブロックを使用できます。

OVPに関する指針:

• VBUSは許容入力範囲を決して超えないようにしてください。
• OVLO調整式OVPでは、SiFliの参考部品AW32905FCRを使用できます。アプリケーション説明の設定範囲は5.2～5.5 V、チェックリストの範囲は5.15～5.55 Vです。SiFliから明確な説明があるまでは、両者の共通範囲である5.2～5.5 Vを設計目標にします。部品と分圧抵抗の誤差を考慮してV_IN_OVLO = ((R1 + R2) / R2) × V_OVLO_THを計算し、V_OVLO_THの誤差を3%以内、R1/R2の許容差を1%とします。
• 出力安定化型OVPでは、SiFliの参考部品SGM4064YDE8GまたはLP5305AQVFを使用できます。アプリケーション説明の出力範囲は4.5～5.4 V、チェックリストの範囲は4.7～5.4 Vです。確認が取れるまでは、狭い方の4.7～5.4 Vを採用し、負荷能力を0.5 A以上、過電流保護しきい値を0.7 A以上とします。
• 充電器入力は、チップに到達する前にTVS／OVP保護回路を通します。

5.2.7. 低消費電力の電源設計¶

低消費電力動作を回路図の段階から考慮してください。

推奨事項:

• ディスプレイ、バックライト、センサー、モーター、外付けストレージにはロードスイッチまたは切り替え可能なLDOを使用します。
• ENがアクティブHighの電源管理部品を選定します。出力を既定でオフにする場合は、ENをGNDへ1 MΩ～5.1 MΩでプルダウンします。抵抗値は製品の低消費電力目標に応じて選定してください。
• MOSFET電源スイッチには、原資料で推奨されるPMOS＋NMOS構成を使用します。制御端子はHighでオン、Lowでオフとし、1 MΩのプルダウン抵抗でGNDに固定します。
• スリープ時のリークを防ぐため、I2Cのプルアップは対応する周辺機器と同じ電源レールから給電します。
• 常時オン回路には、静止電流（Iq）とシャットダウン電流が小さい部品を選びます。
• VSYSまたは常時オンのLDOをGPIOのプルアップ電源に使用する場合は、そのリーク電流をスリープ時の電流予算に含めます。

5.2.8. 電源および充電の参考図¶

SF32LB57xのリファレンス回路図とレイアウト例では、電源ツリー、PORタイミング、充電経路、OVPの選択、低消費電力時のロードスイッチ設計を扱います。バッテリー駆動バリアントでは、ブートメディアの種類に応じて内蔵LDO、LDO後段のロードスイッチ、または外付けLDOを選択します。3.3 V電源バリアントでは、すべての外付けブートメディアに外付けLDOを使用します。VBUSのEOS/ESDおよびOVP保護と、バッテリーNTCサーミスターの接続はリファレンス回路に従ってください。電源ファミリーを混同しないよう、バッテリー駆動バリアントと3.3 V電源バリアントの例を分けて確認してください。

電源の立ち上がりは、リファレンス図に示されるVDDの立ち上がり時間範囲1 < tVR < 500000 μs/Vを満たす必要があります。3.3 V電源バリアントでは、図示されたPVDDとVDDIOの立ち上がりの関係に従ってください。VDDIOはPVDDと同時に立ち上げることができます。

バッテリー駆動バリアントの参考図:

3.3 V電源バリアントの参考図:

充電およびOVPの参考図:

5.2.9. パッケージおよび電源ファミリーごとの電気的制約¶

SF32LB57xの電源要件はパッケージと電源ファミリーによって異なります。必ず確認すべき差異を以下にまとめています。最終回路図は、選択したパッケージの最小システム回路図およびデータシートとも照合してください。

5.2.10. 動作モードとウェイクアップ要因¶

各低消費電力状態でどの電源レール、プルアップ、外部負荷、ウェイクアップ対応GPIOが動作を続けるかは、動作モードとウェイクアップ要因によって決まるため、電源システムのレビューに含めてください。

5.2.11. 電源モード¶

SF32LB57xファミリーには、StandbyおよびHibernateからデバイスを復帰させる十の割り込み源があり、その対応関係を以下の表に示します。

5.2.12. ウェイクアップ設計¶

• ウェイクアップ機能が必要なキー、タッチ割り込み、センサー割り込みは、ウェイクアップ対応GPIOに接続します。
• 外部ハードウェアのウェイクアップ信号は、可能な限りPA33～PA42の範囲で計画し、回路図にウェイクアップ用途を明記します。
• StandbyおよびHibernate時のIO保持、High-Z、プルアップ、プルダウン、周辺機器電源の状態を確認します。
• USB接続によるウェイクアップには、適切なIO電圧のウェイクアップ対応GPIOに接続したVBUS分圧回路が必要です。
• Bluetooth、RTC、外部ウェイクアップの動作は、ファームウェアの低消費電力方針と合わせて確認してください。

5.2.13. 低消費電力の検証¶

EVTでは、少なくとも次の状態を測定してください。

各測定について、ファームウェアのバージョン、電源電圧、バッテリーシミュレーターの設定、周辺機器の接続状態、Bluetooth接続状態、周囲温度を記録してください。

5.2.14. 電源ピンの全項目リファレンス¶

これらの表を使ってピンごとに回路図を確認してください。各表には、特定のパッケージと電源ファミリーの組み合わせについて、すべての電源ピンの最小／標準／最大電圧と最大電流を示しています。実際に発注する正確な型番に対応する表を選び、異なるパッケージや電源ファミリーの行を混在させないでください。

続けてクロック、RF、ユーザーインターフェースを参照してください。

最終更新: 2026-10-19