SF32LB52xハードウェア設計ガイド — ストレージと製造¶

5.6. ストレージと接続機能¶

5.6.1. ストレージ¶

要点

• 外部SPI NOR、SPI NAND、SD NANDから起動できます。対応する外部レギュレーター給電版では、eMMCも使用できます。
• ブートストラップピンPA13とPA17でブートメディアを選択します。
• アプリケーションノートと回路図設計ガイドでは、ブートストレージの電源切り替えにPA21を指定しています。一方、公式チェックリストではバッテリー駆動版の外付けFlashにPA11を指定しています。具体的な設計で使用する制御ピンをSiFliに確認してください。別途、MPI接続の32 MB以上のNOR Flashは、リセットまたはHibernate移行後にROMが認識できるよう、PA21による電源再投入が必要です。また、Hibernate中はVDD_SIPをオフにし、パッケージ内蔵メモリーのI/Oを経由するリーク電流を防いでください。

設計目標

ファームウェア容量、更新方式、低消費電力状態に適合し、リセット後やHibernateからの復帰後にROMから確実に起動できるブートメディアとストレージ電源構成を選定します。

5.6.1.1. ストレージインターフェース¶

本チップは、外部SPI NOR Flash、SPI NAND Flash、SD NAND Flashに対応します。eMMCに対応するのは、外部レギュレーター給電版の52B/D/E/G/Jのみです。

5.6.1.2. ブート設定¶

5.6.1.3. ブートストレージの電源制御¶

優先度の高いOpenSiFliのアプリケーションノートと回路図設計ガイドは、ブートストレージの電源スイッチ制御にPA21（Highでオン、Lowでオフ）を指定しているため、PA21を資料に基づく設計基準としてください。一方、SiFli Wikiからリンクされるチェックリストのワークブックは、バッテリー駆動版の外付けFlashのスイッチ制御にPA11を指定しています。このワークブックだけを根拠にPA11へ置き換えないでください。PA11が別の基板上イネーブルかピン割り当ての相違かは明記されていないため、リリース前に対象のネットとバリアントをSiFliに確認してください。

ストレージ設計でよくある問題

• ブートストラップ抵抗がない、または選択したブートメディアに合わない抵抗を実装する。
• 資料で確認済みのブートストレージ電源スイッチ制御を未接続のままにする。
• すべてのバリアントでeMMCが使えると誤認する。
• 4バイトモードが原因で再起動後にROMが認識できなくなる可能性がある大容量NOR Flashを、常時給電にする。

ストレージ設計チェックリスト

• PCBレイアウトの前にブートメディアを選定し、記録している。
• PA13/PA17のブートストラップ設定がブート表と一致している。
• 資料で確認済みのバリアント別ピンが、必要なすべてのブートストレージ電源スイッチを制御しており、PA11/PA21の相違をSiFliとの確認で解消している。
• 外部レギュレーター給電版ではeMMCのVCC/VCCQ構成のトレードオフを確認している。
• 立ち上げ計画に、ブートモードの設定、ストレージ電源のタイミング、ID読み出し、ファームウェアダウンロードを含めている。

5.6.2. センサー¶

要点

• センサーは通常I2CまたはSPIで接続します。未使用のセンサーは電源を切ってスタンバイ電流を抑えます。ウェイクアップに必要なセンサーは、必要な動作モードを維持してください。
• ウェイクアップに使用するセンサー割り込みは、ピン配置を確定する前に割り当てる必要があります。

設計目標

低消費電力モードでは未使用センサーを確実に停止できるようにしながら、センサー電源、割り込み、バス配線の信頼性を確保します。

SF32LB52xには、心拍、加速度、地磁気などのセンサーを接続できます。センサー電源の切り替えには、Iqの低いロードスイッチを選択してください。

センサー設計チェックリスト

• センサーバス、割り込み、リセット、電源イネーブルの各ピンを割り当てている。
• センサー用ロードスイッチの静止電流（Iq）とシャットダウン電流が、スタンバイ電流の目標を満たしている。
• プルアップ抵抗を適切なセンサーI/O電圧レールに接続している。
• 立ち上げ計画に、バススキャン、割り込みウェイクアップ、センサー電源のオン/オフを含めている。

5.6.3. UARTおよびI2Cのピン割り当て¶

要点

• UARTおよびI2C機能は任意のPAピンに割り当てられます。
• ただし、ピンの選定ではブート、ウェイクアップ、デバッグ、量産テスト、基板配線の制約を考慮してください。

設計目標

柔軟なピン割り当てを活用して配線を簡素化しつつ、ブートストラップ、ウェイクアップ、デバッグアクセス、量産用治具に必要なピンを確保します。

SF32LB52xでは、UARTおよびI2C機能を任意のPAピンに割り当てられます。

UART/I2C設計チェックリスト

• すべてのI2Cバスで、プルアップ、電圧ドメイン、バス容量が適切である。
• ログ出力、ダウンロード、外部モジュールに必要なUARTピンへアクセスできる。
• ピン多重化設定が、ブートストラップ、ウェイクアップ、ディスプレイ、ストレージ、デバッグ機能と競合しない。

5.6.4. GPTIMのピン割り当て¶

要点

• GPTIM機能は任意のPAピンに割り当てられます。
• タイマー機能はPWM出力、入力キャプチャー、モーター制御、バックライト制御、製品固有のタイミング制御に使用します。

設計目標

設計後半でPWM、キャプチャー、タイミング機能を配線しにくいピンやウェイクアップと競合するピンに割り当てざるを得ない状況を避けるため、タイマー機能の割り当ては早期に検討します。

SF32LB52xでは、GPTIM機能を任意のPAピンに割り当てられます。

GPTIM設計チェックリスト

• PWM、キャプチャー、制御ループに必要なタイマーチャネルをピン配置表に記載している。
• GPTIMピンがバックライト、モーター、デバッグ、ストレージの要件と競合しない。
• 立ち上げ計画に、PWM周波数、デューティ範囲、ピン極性の確認を含めている。

5.7. 製造¶

5.7.1. デバッグおよびダウンロードインターフェース¶

要点

• 電源投入後、PA18およびPA19はデフォルトでDBG_UARTとなり、SWDと多重化されています。
• すべての試作基板および量産基板で、デバッグ/ダウンロード用ピンに物理的にアクセスできるようにします。

設計目標

筐体や量産用治具の仕様確定後も、ファームウェアのダウンロード、デバッグログ、ステップ実行デバッグ、障害復旧のためのアクセスを確保します。

SF32LB52xは、ダウンロードおよびデバッグ用のDBG_UARTインターフェースに対応します。3.3 VのUART-USB変換ドングルを介してPCに接続します。SWDとDBG_UARTはPA18およびPA19で多重化されており、電源投入後のデフォルト設定はDBG_UARTです。DBG_UARTではログ出力に加え、ステップ実行デバッグも可能です。

DBG_UARTによるステップ実行デバッグとログ出力の詳細は、SFtoolおよびImpellerのマニュアルを参照してください。

デバッグ設計チェックリスト

• PA18/PA19、グラウンド、必要な電源基準をテストパッドまたはコネクターに引き出している。
• 筐体、バッテリー、ディスプレイの組み立て後もデバッグにアクセスできる。
• UART信号の電圧レベルは3.3 Vで、選定したアダプターまたは治具に適合している。
• アプリケーションファームウェアを起動できない基板の復旧手順を文書化している。

5.7.2. 量産書き込みと水晶校正¶

要点

• 量産プログラミングと水晶校正には、安定した電源、DBG_UARTへのアクセス、PA01、必要な電源/グラウンドのテストポイントが必要です。
• 基板外形や筐体設計を確定する前に、治具からのアクセス方法を設計してください。

設計目標

手作業でのはんだ付けや製品の分解を行わずに、すべての量産基板をプログラム、校正、復旧できるようにします。

SiFliは、量産時のファームウェア書き込みと水晶校正に使用するオフラインダウンローダーを提供しています。ハードウェア設計では、少なくともPVDD/VBAT、GND、AVDD33、DBG_UART_RXD、DBG_UART_TXD、PA01のテストポイントを確保してください。書き込みと校正の詳細については、開発パッケージに含まれる「Offline Downloader User Guide」を参照してください。

量産設計チェックリスト

• PVDD/VBAT、GND、AVDD33、DBG_UART_RXD、DBG_UART_TXD、PA01のテストポイントを確保している。
• 機構部品の組み立て後も、想定する治具からテストパッドにアクセスできる。
• 水晶校正の手順と合否基準を製造部門と定義している。
• プログラミング、校正、機能テストの記録を基板リビジョンとひも付けられる。

5.7.3. 回路図およびPCBチェックリスト¶

SiFli Wikiで公開されている公式の回路図/PCBチェックリストを正式なリリース判定に使用してください。全項目を掲載した版は回路図チェックリストを参照してください。本ガイド内のチェックリストは、正式なチェックリストによるレビュー前に一般的な設計上の問題を見つけるためのものです。

リリースチェックリスト

• 回路図チェックリスト、PCBチェックリスト、AVL確認、DRCレポート、インピーダンスレポートがそろっている。
• 電源、クロック、RF、ディスプレイ、ストレージ、オーディオ、USB、SDIO、DC/DC、量産テストアクセスの確認画面を保存している。
• バリアント固有の前提条件をレビュー記録に残している。
• 未解決のハードウェアリスクに、リリース前に担当者を割り当てている。

最終更新: 2026-10-19