PSRAMと組み込みシステムで使われる他のメモリーの比較¶

PSRAM（疑似スタティックRAM（pseudo-static RAM））は、多くの組み込み製品で、容量の限られたオンチップSRAMと不揮発性ストレージの間を埋める、実用的な容量の階層です。内部SRAMに収まらないフレームバッファー、大型のグラフィックスアセット、オーディオバッファー、モデルデータ、アプリケーションのワーキングセットなどを格納できます。ウェアラブルなどの低消費電力製品では、メモリーデバイス、コントローラー、動作状態、ワークロードによって、ディスクリートDRAMサブシステムよりシステム全体の消費電力を抑えられる場合があります。ただし、PSRAMも揮発性のワーキングメモリーであり、Flashの代わりにはなりません。また、レイテンシが重要なデータに常に適しているわけでもありません。

本ページでは、SRAM、PSRAM、不揮発性ストレージの使い分けを説明します。実際に選択したSKUに搭載されるメモリーは、SF32ファミリーと、該当するチップ、モジュール、ボードのドキュメントで確認してください。

基本方針は、容量の確保にはPSRAMを使い、確実な応答時間と低レイテンシが必要な処理にはSRAMを残すことです。外部メモリーインターフェースの帯域幅と電力は、複数の処理が共有する設計上の制約として見積もってください。

スタティックとダイナミック: 「疑似」の由来¶

この文脈でのスタティックとダイナミックは、電源が供給されている間にRAMセルがビットをどう保持するかを表します。電源喪失後もデータが残るかどうかを表すものではありません。SRAMもDRAMも揮発性です。

• SRAMのビットはスタティックラッチに保持されます。一度書き込まれると、デバイスが給電され、仕様範囲内で動作している限り、周期的なリフレッシュなしに有効なままです。トレードオフはメモリーセルが大きくなることで、容量が制限され、ビットあたりのシリコン面積とコストが上がります。
• DRAMのビットはキャパシタ上の電荷として保持されます。この電荷は時間とともに漏れていくため、保持電荷が失われすぎる前に定期的に読み出して復元する必要があります（これがリフレッシュ操作です）。セルが小さいためDRAMは密度で有利ですが、通常はリフレッシュをスケジューリングしタイミングルールに従うDRAM対応コントローラーが必要です。

PSRAMは一般に、内部にDRAMに似た動的セルアレイを持ちます。リフレッシュやDRAM固有の制御の多くをデバイス自身が処理するため、ホスト側で周期的なリフレッシュを管理せずに、アドレスを指定して読み書きできます。この使い方はSRAMに近いものですが、すべてのPSRAMがSRAMと同じ電気的インターフェースやタイミングを持つわけではありません。疑似スタティックとは、動的なRAMが外から見ると静的なRAMのように振る舞うという意味であり、セル自体が静的になったわけではありません。

この単純化はインターフェース上のものであり、物理的なトレードオフを取り除くものではありません。PSRAMには依然としてデバイス固有のコマンドレイテンシ、バースト挙動、クロック制限、スリープモード、アクセス制限、消費電力があります。すべてのPSRAMデバイスを互換品として扱わず、選択した製品のデータシートを確認してください。

メモリータイプの比較¶

この表は定性的なものです。「より速い」「より高密度」「より低電力」は有用な方向性であって、部品選定の結論ではありません。プロセスノード、インターフェース、温度、アクセスパターン、スタンバイモード、パッケージ、コントローラーの構成によって、一見明白に見える比較が逆転することがあります。

PSRAMが低消費電力製品に適する理由¶

PSRAMは一般に、従来のディスクリートDRAMとは異なる動作領域を対象とし、中程度の容量と帯域幅に、シンプルなインターフェース、コントローラー負荷の軽減、メモリーデバイス側の低消費電力モードを組み合わせています。DRAM級の帯域幅を必要としないウェアラブル、携帯機器、バッテリー駆動製品では、この構成によってシステム全体の消費電力を抑えられる場合があります。効果はデバイス、コントローラー、動作状態、ワークロードに依存するため、対象システムで比較してください。

ただし、1バイトの保持や1回のアクセスに必要な電力が、常に小さいという意味ではありません。高いクロックで動作するPSRAMインターフェース、継続的なフレームバッファーの読み出し、大量のディスプレイ／オーディオ／AI転送が、メモリー消費電力の大きな割合を占めることもあります。実際のクロック、電圧、温度、アクセスパターンで、選択したデバイスのアクティブ、スタンバイ、データ保持、復帰時の電流を比較してください。対応しており、実際に節電効果がある場合は、Half-Sleepなどのモードを利用します。

システム内での各メモリーの役割¶

データの保持期間とアクセスの緊急性を考慮してください。

1. 割り込みに関わる、頻繁にアクセスされる、レイテンシが重要なコードやデータは、内部SRAMまたは他の文書化された低レイテンシメモリーに置きます。
2. 大きくアクティブなワーキングセットは、容量の利点がレイテンシと帯域幅のコストを上回る場合にPSRAMに置きます。
3. 電源喪失後も残る必要があるデータは、不揮発性技術に置きます。一般的にはNOR Flash、NAND Flash、eMMC、あるいは対応システムであればRRAMやMRAMです。
4. 使用頻度の低いリソースは不揮発性ストレージに保持し、現在の処理に必要な部分のみを移動またはデコードします。

したがって、一般的な組み込みレイアウトは次のようになります。

保持が必要なファームウェアイメージ・アセット・設定 -> 不揮発性ストレージ
使用中の大容量バッファー・フレームバッファー -> PSRAM
頻繁に使うスタック・制御状態・DMAデータ -> 内蔵SRAM

これは配置を考えるための方針であり、すべてのバッファーに適用する固定ルールではありません。小さく繰り返し使う画像はSRAMに置く方が適切な場合もあります。大きなモデルはFlashやPSRAMに保持する場合があります。ディスプレイでは、1画面分のフレームバッファーが内蔵メモリーに収まらないためにPSRAMが必要になることもあります。

PSRAMの性能はインターフェース帯域に左右される¶

PSRAMの容量が十分でも、帯域幅が足りるとは限りません。対応するSF32では、ホストはOPIやHPIなどのインターフェースを介してPSRAMにアクセスします。CPU、キャッシュ、DMA、グラフィックス、ディスプレイ出力、オーディオ、無線通信、ストレージの処理がこの経路を共有する場合があります。複数の処理が同時に帯域を使うと、メモリー容量に余裕があってもコマ落ちやアンダーランが起こり得ます。

インターフェース幅と転送レート¶

理論上のペイロード転送速度は、データラインの幅、クロックあたりの転送数、選択したインターフェースクロックによって決まります。

payload rate (MB/s) = data lines × transfers per clock × interface clock (MHz) ÷ 8

以下のDTR/DDR行は1クロックあたり2回転送する前提で計算しています。デュアルチャネル行は、両チャネルが記載の周波数で同時に動作する前提です。これは計算上の仮定であり、すべてのチップ、パッケージ、メモリーデバイス、SDK構成が該当するモードや周波数をサポートすることを示すものではありません。

データライン列は、クロック、チップセレクト、その他の制御ピンではなく、ペイロード信号を数えています。ここに示すクロック周波数はSiFliの資料に記載された構成例であり、ファミリー全体の上限ではありません。SF32LB52-DevKit-LCDガイドには144 MHzのOPI-PSRAMと72 MHz・STRモードのQSPI-NORが記載されています。SF32LB58-DevKit-LCDガイドには144 MHzのHPI-PSRAMと、72 MHzで動作する基板上Flashの構成例があります。QSPI/DTR行は、ダブルデータレート転送の効果を切り分けて示すためだけに同じ72 MHzを使用しています。デュアルチャネル行は両方のチャネルを同時に使えることを前提としており、合計のバス幅を示します。1つのCPUストリームが2倍の実効レートを得られる保証ではありません。これらはバスのペイロード上限であり、実測されたアプリケーションのスループットではありません。コマンド/アドレスサイクル、ダミーサイクル、リフレッシュ、読み書きの切り替え、コントローラーの制限、キャッシュミス、DMA調停、PCBのシグナルインテグリティ、同時アクセスするクライアントは、実際に使用できるレートを低下させます。選択したチップ、パッケージ、メモリーデバイス、SDK構成が有効な値を決定します。

SiFliのチップ型番ガイドには、デュアルチャネル構成の例として、SF32LB566VCB36（MPI1に8 MB OPI-PSRAM、MPI2に4 MB）、SF32LB586VDD36（各インターフェースに16 MB HPI-PSRAM）、SF32LB587VEE56（各インターフェースに32 MB HPI-PSRAM）が記載されています。これらの型番はメモリー構成の例であり、1つのクライアントが表の合計ペイロードレートを得られる保証ではありません。帯域幅が重要な設計では、正式な注文型番とSDKのメモリーマップを確認してください。同じファミリーでも、パッケージやSKUによって構成が異なる場合があります。

2つのメモリーチャネルが重要な理由¶

デュアルチャネルの利点は、合計帯域幅が増えることだけではありません。選択したSF32のメモリーマップとディスプレイ／コントローラー構成でデータを別々に配置できれば、帯域幅が重要な処理を一方のチャネルに割り当て、その他のシステムアクセスをもう一方で処理できます。

RGB/DPIディスプレイはよくある例です。ディスプレイコントローラーは、ピクセルクロックに合わせてフレームバッファーを継続的に読み取る必要があります。読み取りが遅れると、アンダーラン、画面の乱れ、リフレッシュの不安定化が発生する可能性があります。フレームバッファーを一方のPSRAMチャネルに対応するメモリー領域へ配置し、CPU、ePicasso、DMAがアクセスするUIアセット、オーディオバッファー、その他の作業データをもう一方の領域へ配置すると、ディスプレイの読み取り経路で不要な競合を減らせます。

これは帯域幅を分担する設計方針であり、効果が自動的に保証されるわけではありません。必要なチャネルマッピングがデバイスでサポートされること、フレームバッファーのベースアドレスが意図したチャネルにあること、ディスプレイコントローラーと他のバスマスターが別々のチャネルを利用できることを確認してください。スキャンアウトの安定性、フレーム時間、オーディオ／Bluetooth／CPUが同時に動作したときの負荷を測定します。アドレスのインターリーブ、共有インターコネクト、不適切なバッファー配置によって、期待した効果が小さくなる場合があります。

キャッシュと外部メモリー上のコード実行¶

コードやデータが外部DRAM/PSRAMにある場合、I-cacheとD-cacheに対応するSF32デバイスで、キャッシュが有効化され、対象領域がキャッシュ可能としてマッピングされていれば、繰り返される低速アクセスを大幅に削減できます。

• I-cacheは、最近フェッチされた命令行をCPUの近くに保持します。ループ、再利用される関数、RTOSパス、UIコードなど局所性のあるコードは、キャッシュフィル後にPSRAMやNORへの繰り返しフェッチを回避できます。
• D-cacheは、最近読み取られたデータ行をCPUの近くに保持します。テーブル、アセット、ワーキングデータへの繰り返しCPU読み取りに役立ちますが、1回限りのストリームが使用する帯域幅は削減しません。
• ハードウェアがキャッシュの整合性を保証しないDMAでは、バッファーの所有権とキャッシュ管理が必要です。 キャッシュ可能な非コヒーレントバッファーでは、DMAやペリフェラルがCPUの書き込んだデータを読む前に、キャッシュをクリーンにしてください。DMAによる書き込み前には、プラットフォーム指定の受信バッファー準備手順に従い、ダーティなキャッシュラインの後からの書き戻しが受信データを上書きしないようにします。転送完了後、CPUが結果を読む前に古いキャッシュラインを無効化します。DMAがバッファーを所有している間は、CPUからアクセスしないでください。

DMAバッファーの先頭アドレスと確保サイズをキャッシュライン境界にそろえ、無関係なデータとラインを共有しないようにしてください。共有するダーティラインを無効化すると別の変数の変更が失われることがあり、DMAの書き込み後にクリーンすると新しいデータを上書きすることがあります。使用するSDKまたはRTOSのAPI、キャッシュラインサイズ、転送完了確認、必要なメモリーバリアに従ってください。他のプロセッサーのAPIやアラインメント値をそのまま流用してはいけません。非キャッシュ領域やハードウェアが整合性を保証するバッファーでは、そのプラットフォームの同期規則に従います。

キャッシュはアクセスの局所性を利用して繰り返し転送を減らす仕組みであり、帯域幅の見積もりを不要にするものではありません。フレームバッファーを順次読み出すスキャンアウトや1回限りのバッファー転送には、依然としてその転送量に見合うPSRAM帯域幅が必要です。

起動時にPSRAMへコピーして実行する構成（非XIP）¶

SiFliのSF32LB52xおよびSF32LB58xの起動フロー資料には、外付けNAND Flashに格納したアプリケーションをPSRAMへコピーして実行する構成が記載されています。どちらの資料にも、SDIO経由で外付けSD Flashを使う構成も記載されています。SiFliの定義では、これは非XIPです。XIPはNOR Flashのアドレスから直接コードを実行するため、格納アドレスと実行アドレスが一致します。非XIPではFlashからRAMへコードをコピーして実行するため、両アドレスが異なります。詳細はSF32LB52xの起動フローとSF32LB58xの起動フロー（中国語）を参照してください。これらは資料に記載された構成例であり、すべてのSKUや基板で利用できるとは限りません。対象デバイスでサポートされるブート媒体、メモリーマップ、リンカー／パーティション設定、SDKを確認してください。選択したコードをPSRAMで実行すれば、容量の限られたチップ内SRAMを他の用途に回せますが、実行速度が必ず向上するわけではありません。実際のキャッシュ設定とメモリー競合を含む代表的なワークロードで測定してください。

代表的なSiFli構成では、72 MHz QSPI/STR NORの生ペイロード上限は36 MB/sであるのに対し、144 MHzのOPI/DDRおよびHPI/DDR PSRAMはそれぞれ288 MB/sと576 MB/sに達し、デュアルチャネルの派生型は合計でそれぞれ576 MB/sと1,152 MB/sに達します。これらはインターフェース上のペイロード上限であり、アプリケーション性能を示す値ではありません。対応構成では、PSRAMの帯域が高いことで命令フェッチの帯域を確保しやすくなる場合がありますが、これだけでPSRAMからの実行が速くなるとは判断できません。実際の結果は、メモリーデバイスのレイテンシ、コードの局所性、キャッシュ構成、PSRAMの競合、アプリケーションがCPU律速、キャッシュ律速、帯域幅律速のいずれであるかに依存します。生のバスレート比からアプリケーション性能を推定せず、ブート時間、キャッシュミスの挙動、代表的なワークロードを測定してください。

PSRAMを多用する設計では、対象ハードウェア上で次の質問を検証してください。

• ピークのユーザーシナリオ中に、何が同時にPSRAMを読み書きしているか。
• バッファーはCPUによって順次、バースト、ランダム、あるいは繰り返し読み取られるか。
• キャッシュの挙動は繰り返しアクセスを削減するか、DMA周辺のキャッシュメンテナンス手順は正しいか。
• フレームバッファーは、より大きな完全フレームバッファー割り当ての代わりに、部分更新、より小さな描画バッファー、圧縮を使用できるか。
• ディスプレイのリフレッシュ、Bluetoothオーディオ、アプリケーション処理が同時に発生した場合、何が起こるか。
• 選択したPSRAMのスタンバイまたはスリープ挙動は、保持とバッテリー寿命の要件を満たすか。

フレーム時間、バッファーアンダーラン、CPUストール、電流、復帰挙動を測定してください。PSRAMの容量やインターフェース幅だけからシステム性能を推測しないでください。

Half-Sleepに対応するAP Memory製PSRAM¶

一部のAP Memory製PSRAMは、データを保持したまま消費電力を極限まで抑える超低消費電力のHalf-Sleepモードに対応しています。PSRAMへのアクセスを止めている間も大きなバッファーを保持したい場合に役立ちます。アイドル期間のたびにFlashから読み直したり、内容を再計算したりする時間と電力を節約できます。

Half-Sleepは製品固有の低消費電力モードであり、すべてのPSRAMで使える機能ではありません。AP Memory APS6408L-OBMx DDR OPI Xccela PSRAMデータシートには、その一例が記載されています。移行・復帰のタイミング、モードレジスターの設定値、許容されるクロック動作、電流、温度範囲、データ保持の保証条件は、別のファミリーやリビジョンにそのまま適用できません。実装する部品のデータシートを確認し、SDKの対応状況も調べてください。

相対的な電力削減¶

以下の比較はAP MemoryのRev. 3.7データシートに基づきます。メーカーのデータシートから入手できます。仕様値を使う前に、文書のリビジョンと実装する部品が一致するか確認してください。

メモリー全領域のデータを保持する同じAPS6408L-OBMx参照部品について、AP Memoryは以下の代表的な平均スタンバイ電流とHalf-Sleep電流を公表しています。同じ供給電圧では、相対的な電流削減は相対的なPSRAM電力削減でもあります。

25 °Cでは、Half-Sleepでメモリー全領域のデータを保持しながら、標準スタンバイ電流の**約30%**まで抑えられます。データ保持電流は温度とともに増えるため、85 °Cでは削減率が小さくなります。これは2つのアイドル／データ保持状態を比べた値であり、アクティブな読み書き電流との比較ではありません。また、典型値であって保証値ではありません。部分領域のみをリフレッシュすると電流をさらに変えられますが、全領域のデータを保持できなくなる場合があります。失われる領域のデータを保持する必要がない場合に限って利用してください。

Half-Sleepの設計ルール¶

電流の保証条件である150 msと、このリビジョンのTable 30に記載された最小Half-Sleep時間150 µsおよび復帰タイミング150 µsを混同しないでください。平均電流が小さくても、リフレッシュ時には電流ピークが生じるため、レギュレーターとデカップリングの応答を確認します。Half-Sleepとは異なり、Deep Power Downではメモリー内容が失われ、復帰後にモードレジスターが初期値へ戻ります。

参照データシートの電流表は、64 Mbデバイスでクロックがトグルしない条件を指定しています。25 °Cでの低速リフレッシュ電流には、Slow Refresh Frequencyの有効化が必要です。VDDとVDDQの仕様範囲は1.62～1.98 Vです。規定のHalf-Sleep電流が保証されるのは、このモードに入ってから150 ms後であり、表の代表値が保証上限になるわけではありません。短いアイドル期間では、移行、データ保持、復帰を含む電流波形全体を測定し、安定後の電流を期間全体に適用しないでください。

• Half-Sleepに入るのは、すべてのCPU、DMA、ディスプレイ、オーディオ、ワイヤレス、ストレージのクライアントがPSRAM領域へのアクセスを停止した後のみにしてください。移行中またはスリープ中のトランザクションは、転送を破損させたり、デバイスを予期せず起こしたりする可能性があります。
• 復帰に必要な時間を実行スケジュールに織り込んでください。ファームウェアは、コード、DMA、ペリフェラルコントローラーがPSRAMへ再アクセスする前に、仕様で定められた復帰時間を確保する必要があります。
• PSRAMの電源と、選択したデバイスが必要とする信号を、その保持仕様の範囲内に保ってください。Half-Sleepは、文書化された電力条件が満たされている間のみデータを保持します。不揮発性ストレージの代替ではありません。
• PSRAMの電流だけでなく、システム全体の状態を測定してください。CPU、ディスプレイ、インターフェースクロック、その他のサブシステムがアクティブなままであれば、節約分は失われる可能性があります。

短いアイドル間隔では、モード移行と復帰のオーバーヘッドが省電力効果を上回る場合があります。より長い停止時間であれば、フレームバッファー、デコード済みアセット、モデル用バッファーをHalf-Sleep中も保持することで、時間や電力のかかる再読み込みや再生成を避けられます。対象ボードで通常動作、Half-Sleep、復帰に必要なエネルギーを測定し、どの程度の休止時間があれば正味の省電力効果が得られるかを確認してください。

SF32設計におけるPSRAM¶

SF32のメモリー構成は、SKU、パッケージ、モジュールによって異なります。SiFliのSF32LB5xモジュール資料にはOPI-PSRAMとHPI-PSRAMの選択肢が記載され、容量や接続構成もモジュール型番ごとに異なります。PSRAMをMCUと同じパッケージに実装する構成もあれば、外部メモリー用インターフェースを引き出す製品もあります。SF32のファミリー名や外部メモリーインターフェースがあるというだけでは、その型番にPSRAMが搭載されているとは判断できません。

容量、インターフェース、パッケージの制約、配線要件、同時使用ペリフェラルの制限を確認するには、正確な製品ページと設計ガイドを使用してください。アプリケーションでのPSRAMの主な用途は次のとおりです。

• グラフィックス: SRAMが不十分な場合、大きなフレームバッファー、描画バッファー、画像、フォントにPSRAMを使用します。グラフィックス概要は、レンダリングからディスプレイまでのフローと、PSRAM帯域幅への影響を説明しています。
• オーディオとBluetooth: 同時トラフィックをテストした後にのみ、より大きなキューやアセットに使用してください。レイテンシに敏感な制御構造は、適切な低レイテンシメモリーに残すべきです。
• AI: 必要に応じて大きなモデルの重みやテンソルに使用します。頻繁にアクセスするバッファーやレイテンシが重要なバッファーは、仕様上適切なメモリー領域に配置してください。
• 圧縮: eZipは、保存するアセットのサイズとデコード前の転送量を削減できます。対応するSF32LB55x、SF32LB56x、SF32LB58xデバイスでは、TurboPixelが固定圧縮率の非可逆圧縮によって、最終フレームバッファーに必要なPSRAM容量と帯域幅を削減します。アセットの保存形式ではありません。

実践的な選定ルール¶

容量が不足しており、選択したメモリー経路のレイテンシと帯域幅が処理要件を満たすなら、PSRAMが適しています。一定の応答時間が必要な処理、頻繁な小さいランダムアクセス、厳しい時間制約のあるDMAや制御処理では、内部SRAMの容量が大きい製品を選ぶか、バッファーの使い方を見直してください。電源を切ってもデータを保持する必要がある場合は、不揮発性メモリーを使います。RRAMやMRAMは、使用するSoCまたはメモリー製品の資料で利用可否と動作条件を確認できる場合に限って選択してください。

堅牢な構成では、複数のメモリー階層を用途に応じて使い分けます。不揮発性ストレージはデータの永続化に、PSRAMは大容量の動作データに、SRAMは高速かつ予測可能な処理に使います。

最終更新: 2026-10-19