SF32LB52xハードウェア設計ガイド — 回路図チェックリスト¶
SF32LB52xハードウェア設計ガイドの一部
このページは第5.8節の回路図チェックリストです。回路図設計指針の全3ページのうち1ページ目の最小システム、電源、クロックに戻ってください。
5.8. 回路図チェックリスト¶
各表では、回路図の機能ブロックごとに確認項目をまとめています。「対象」列には、全バリアント共通ではない項目について、対象となる電源バリアントまたはシリコンリビジョンを示します。
「必須」は、該当する項目の確認が必要という意味であり、表に挙げたすべての外付け部品の実装を求めるものではありません。条件付きの項目は、対応する回路や機能がある場合に適用します。原資料の必須／任意区分を保持し、推奨事項と必ず守るべき制限を区別してください。
5.8.1. パッケージ¶
表 5.8.1-1: パッケージのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | 選定した品番のパッケージが正しく、ピン名とピン番号も一致している | 全バリアント | 必須 |
5.8.2. 電源¶
表 5.8.2-1: 電源チェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | VBUSの電源電圧が4.6 V～5.5 Vである | 520/3/5/7のみ | 必須 |
| 2 | 充電器の接続直後に画面を点灯する必要がある場合、内蔵充電器は推奨されない。電源パス管理機能付きの外付け充電ICを推奨する | 520/3/5/7のみ | 必須 |
| 3 | 内蔵充電器を使用するのは、ソフトウェアで画面を点灯する前に3.6 Vまで充電する必要があっても問題ない場合に限る | 520/3/5/7のみ | 必須 |
| 4 | LDO出力を内蔵したOVPデバイス（例：LP5305AQVF）を推奨する。LDO出力は4.7～5.4 V、許容負荷電流は0.5 A以上、過電流保護のトリップ電流は0.7 A以上とする | 520/3/5/7のみ | 必須 |
| 5 | OVLOが調整可能なOVPデバイスでは、分圧抵抗の許容差を1%、V_OVLO_THの誤差を3%未満とする。V_OVPの最小値と最大値はいずれも5.15～5.55 Vの範囲内とする。原表では5.15 Vを充電器の最大入力電圧、5.55 Vを52x充電器の入力上限と記載している。資料間の相違については表の後の注意事項を参照 | 520/3/5/7のみ | 必須 |
| 6 | チップ内蔵充電器を使用しない場合、VBUSを未接続にしてコンデンサーを省略できる。ただし、この場合VBATを電源出力として使用できなくなるため、VBATに1 µFの外付けコンデンサーを接続する | 520/3/5/7のみ | 必須 |
| 7 | バッテリー電圧検出では、チップ内部のGPADCチャネルがすでにVBAT（またはVBATS）に接続されているため、VBATをGPADCピンにも接続しない | 全バリアント | 必須 |
| 8 | VCCおよびVBATピンの電源電圧が3.2 V～4.7 Vである | 520/3/5/7のみ | 必須 |
| 9 | BUCK_LXおよびBUCK_FBの接続が正しい | 全バリアント | 必須 |
| 10 | VDD_VOUT1出力にテストポイントを設けるか、電圧を測定しやすい位置にフィルターコンデンサーを配置する | 全バリアント | 必須 |
| 11 | VDD_VOUT2出力にテストポイントを設けるか、電圧を測定しやすい位置にフィルターコンデンサーを配置する | 全バリアント | 必須 |
| 12 | VDD_RET出力にテストポイントを設けるか、電圧を測定しやすい位置にフィルターコンデンサーを配置する | 全バリアント | 必須 |
| 13 | VDD_RTC出力にテストポイントを設けるか、電圧を測定しやすい位置にフィルターコンデンサーを配置する | 全バリアント | 必須 |
| 14 | AVDD_BRFをVSYS経由で給電する | 520/3/5/7のみ | 必須 |
| 15 | AVDD33_AUDをLDO2経由で給電する | 520/3/5/7のみ | 必須 |
| 16 | VSYSはMCU内部専用の電源であり、他の周辺デバイスには給電しない | 520/3/5/7のみ | 必須 |
| 17 | メモリー、センサーなどの周辺デバイスにはLDO2_OUTを推奨する。電源制御用にロードスイッチを追加してもよい | 520/3/5/7のみ | 必須 |
| 18 | LDO2から給電するすべての周辺デバイスのピーク電流の合計が150 mA以下である | 520/3/5/7のみ | 必須 |
| 19 | 振動モーターにはLDO3_OUTから給電することを推奨する | 520/3/5/7のみ | 必須 |
| 20 | LDO3から給電するすべての周辺デバイスのピーク電流の合計が150 mA以下である | 520/3/5/7のみ | 必須 |
| 21 | LCDには専用の低Iq LDO電源が必要である | 全バリアント | 必須 |
| 22 | 心拍センサーのLEDにはVBATから給電することを推奨する | 全バリアント | 必須 |
| 23 | 充電入力にOVP回路を設ける | 全バリアント | 必須 |
| 24 | バッテリー電圧が低すぎるため充電入力の5 Vからシステムを給電し、電源パス管理が必要な場合、電源パス管理機能付きの充電ICを推奨する。VCCへの入力電圧は4.7 Vを超えてはならない | 520/3/5/7のみ | 必須 |
| 25 | SF32LB52DUB6：PVDD = 1.8 V | 52Dのみ | 必須 |
| 26 | SF32LB52B/E/G/JUX6：PVDD = 3.3 V | 52B/E/G/J | 必須 |
| 27 | SF32LB52BU36およびSF32LB52BU56：VDD_SIPには3.3 Vの外部電源が必要 | 52Bのみ | 必須 |
| 28 | SF32LB52DUB6：VDD_SIPには1.8 Vの外部電源が必要 | 52Dのみ | 必須 |
| 29 | SF32LB52E/G/JUX6：VDD_SIPに外部電源は不要で、外付けコンデンサーのみでよい | 52E/G/J | 必須 |
| 30 | VBATSはバッテリー電圧検出信号であり、検出範囲は0～4.5 Vである | 52B/D/E/G/J | 必須 |
OVPしきい値とVBUS動作電圧の上限は別の値
原チェックリストの項目5では、可変OVLOの選定範囲を5.15～5.55 Vとしています。一方、項目1のVBUS供給電圧範囲は4.6～5.5 Vです。5.55 VをVBUSに連続印加できる動作電圧と解釈しないでください。電源システムの説明には、元のアプリケーションノートに記載された別のOVP選定値も残しています。設計を承認する前に、採用するデバイスのしきい値と動作電圧の制限をSiFliに確認してください。
VBUS値の出典と適用範囲
Electrical Specification-A3はVBUS電源範囲を4.5～5.5 Vとしています。電池駆動バリアントのアプリケーションノートは電源表で4.6～5.5 Vとし、最大充電電流時にVBUSピンで4.6 V以上を求めています。これらの値は前提条件が異なります。チップ端子での最小電圧を確認する際は、電源の許容差と電圧降下を考慮してください。
5.8.3. 電源コンデンサーとインダクター¶
表 5.8.3-1: 電源コンデンサーとインダクターのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | VBUSコンデンサーが10 µF以上である | 520/3/5/7のみ | 必須 |
| 2 | VBATコンデンサーが4.7 µF以上である | 520/3/5/7のみ | 必須 |
| 3 | SF32LB523/5/7では、24番ピンがVCCであり、10 µF以上の外付けコンデンサーを接続する | 523/5/7 | 必須 |
| 4 | 523/5/7/B/D/E/G/Jバリアントでは、23番ピンがVDD_SIPであり、2.2 µF以上の外付けコンデンサーを接続する | 523/5/7/B/D/E/G/J | 必須 |
| 5 | SF32LB520では、24番ピンはGPIO（PA21）である | 520/SS6500 | 必須 |
| 6 | SF32LB520では、23番ピンがVCCであり、10 µF以上の外付けコンデンサーを接続する | 520/SS6500 | 必須 |
| 7 | BUCK_FBコンデンサーが4.7 µFである | 全バリアント | 必須 |
| 8 | VDD_VOUT1コンデンサーが4.7 µFである | 全バリアント | 必須 |
| 9 | VDD_VOUT2コンデンサーが4.7 µFである | 全バリアント | 必須 |
| 10 | VDD_RETコンデンサーが0.47 µFである | 全バリアント | 必須 |
| 11 | VDD_RTCコンデンサーが1 µFである | 全バリアント | 必須 |
| 12 | VDD33_VOUT1の総容量が9.6 µF以下である | 520/3/5/7のみ | 必須 |
| 13 | VDD33_VOUT2の総容量が9.6 µF以下である | 520/3/5/7のみ | 必須 |
| 14 | VSYSの総容量が9.6 µF以下である | 520/3/5/7のみ | 必須 |
| 15 | MIC_BIASコンデンサーが1 µFである | 全バリアント | 必須 |
| 16 | AVDD_BRFコンデンサーが4.7 µFである | 全バリアント | 必須 |
| 17 | AVDD33_AUDコンデンサーが2.2 µFである | 全バリアント | 必須 |
| 18 | AUD_VREFコンデンサーが1 µFである | 全バリアント | 必須 |
| 19 | VSYSコンデンサーが4.7 µFである | 520/3/5/7のみ | 必須 |
| 20 | GPADC VREFPコンデンサーが4.7 µFである | 全バリアント | 必須 |
| 21 | BUCKインダクターの品番がSiFli承認ベンダーリスト（AVL）に掲載されている | 全バリアント | 必須 |
| 22 | BUCKインダクターがAVL非掲載の場合、L = 4.7 µH、DCR ≤0.4 Ω、Isat ≥450 mAを満たす | 全バリアント | 必須 |
| 23 | GPSなど干渉に敏感な周辺デバイスを搭載する場合、BUCK_LXに対地シャントコンデンサー用のフットプリントを確保する。容量値は実機評価で決定する | 全バリアント | 必須 |
| 24 | 選定したDCDCの静止電流を記録し、プロジェクト要件を満たしていることを確認する | 全バリアント | 必須 |
| 25 | 選定したLDOの静止電流を記録し、プロジェクト要件を満たしていることを確認する | 全バリアント | 必須 |
原チェックリストの24番ピンに関する対象範囲
コンデンサーの項目3は本文でSF32LB520/3/5/7を挙げていますが、対象欄は523/5/7のみです。項目5と6では、SF32LB520の24番ピンをPA21、23番ピンをVCCとしています。本表の項目3は対象欄の限定に従っています。設計承認前に、採用する品番のピン配置を確認してください。
5.8.4. クロック¶
表 5.8.4-1: クロックチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | 48 MHzメイン水晶振動子の品番がAVLに掲載されている | 全バリアント | 必須 |
| 2 | 48 MHz水晶振動子がAVL非掲載の場合、7 pF ≤ CL ≤ 12 pF（8.8 pF推奨）、周波数許容差 ≤±10 ppm、ESR ≤30 Ω（22 Ω推奨）を満たす | 全バリアント | 必須 |
| 3 | 32.768 kHz RTC用水晶振動子の品番がAVLに掲載されている | 全バリアント | 必須 |
| 4 | 32.768 kHz水晶振動子がAVL非掲載の場合、CL ≤12.5 pF（7 pF推奨）、周波数許容差 ≤±20 ppm、ESR ≤80 kΩ（38 kΩ推奨）を満たす | 全バリアント | 必須 |
| 5 | 52xでは、PA24/25/26/27のいずれからもxtal32kクロックを出力できる | 全バリアント | 必須 |
5.8.5. ブートストラップ設定¶
表 5.8.5-1: ブートストラップ設定チェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | 外付けSPI NOR Flashを使用する場合、PA13とPA17にプルアップは不要 | 全バリアント | 必須 |
| 2 | 外付けSPI NAND Flashを使用する場合、PA13にプルアップは不要。PA17は7.5 kΩ抵抗でプルアップする。接続先はFlashのVDDとする | 全バリアント | 必須 |
| 3 | 外付けSD NAND Flashを使用する場合、PA17にプルアップは不要。PA13は7.5 kΩ抵抗でプルアップする。接続先はFlashのVDDとする | 全バリアント | 必須 |
| 4 | 外付けeMMCを使用する場合、PA13とPA17の両方を7.5 kΩ抵抗でプルアップする。接続先はeMMCのVCCQとする | 52D/E/G/J | 必須 |
5.8.6. RF¶
表 5.8.6-1: RFチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | ANT信号にシングルエンド50 Ωの特性インピーダンス要件を明記する | 全バリアント | 必須 |
| 2 | ANT信号にπ型整合回路を設ける。並列コンデンサーはNC（未実装）とし、直列コンデンサーは15 pFとする | 全バリアント | 必須 |
| 3 | スプリアス放射のフィルタリングが必要な場合、直列インダクター2.7 nHと並列コンデンサー2 pFを含むπ型整合回路を確保する | 全バリアント | 任意 |
| 4 | 外付けPA/LNAの制御が必要な場合、PA00をRX_ENに、PA01をTX_ENに接続する | 全バリアント | 任意 |
5.8.7. I/Oリソース割り当て¶
表 5.8.7-1: I/Oリソース割り当てチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | 回路図と一致するGPIOリソース割り当て表を用意する | 全バリアント | 必須 |
| 2 | リソース表のGPIO割り当てが回路図と一致している | 全バリアント | 必須 |
| 3 | 実際のGPIO割り当てがSiFliの推奨に従っている（HDKのI/O設定ファイルを参照） | 全バリアント | 必須 |
5.8.8. ハードウェアウェイクアップ¶
表 5.8.8-1: ハードウェアウェイクアップのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | ウェイクアップ割り込みソースが正しい（使用可能なソースはPA24～PA27およびPA34～PA44の計15ピン） | 全バリアント | 必須 |
5.8.9. ストレージ¶
表 5.8.9-1: ストレージチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | MPI2（SD1）にSPI NOR Flashを接続する場合：PA13（MPI D1）とPA17（MPI D3）にプルアップは不要 | 全バリアント | 必須 |
| 2 | MPI2（SD1）にSPI NAND Flashを接続する場合：PA13（MPI D1）にプルアップは不要で、PA17（MPI D3）には7.5 kΩのプルアップが必要 | 全バリアント | 必須 |
| 3 | MPI2（SD1）にSD NAND Flashを接続する場合：PA13（SD D3）には7.5 kΩのプルアップが必要で、PA17（SD D1）には不要。PA15（SD CMD）には7.5 kΩのプルアップが必要 | 全バリアント | 必須 |
| 4 | MPI2（SD1）にeMMCを接続する場合：PA13（SD D3）とPA17（SD D1）の両方に7.5 kΩのプルアップが必要で、PA15（SD CMD）にも7.5 kΩのプルアップが必要 | 52D/E/G/J | 必須 |
| 5 | SF32LB520およびSF32LB52Bの外付けストレージにはSPI NOR Flashを使用する | 520/B | 必須 |
| 6 | 電源オフ時の消費を抑える必要がある場合、PA11で外付けFlashの電源を切り替えなければならない。Highでオン、Lowでオフ | 520/3/5/7のみ | 必須 |
| 7 | 電源オフ時の消費を抑える必要がある場合、PA21で外付けFlashの電源を切り替えなければならない。Highでオン、Lowでオフ | 52B/D/E/G/J | 必須 |
| 8 | 電源オフ時の消費を抑える必要がある場合、PA21でVDD_SIP電源を切り替えなければならない。Highでオン、Lowでオフ | 52B/D/E/G/J | 必須 |
| 9 | MPIで32 MB以上のNOR Flashを駆動する場合、電源をオフにできるよう、PA21でFlash電源を切り替え可能にする | 52B/D/E/G/J | 必須 |
| 10 | SD1にSD NANDデバイスを接続する場合、信号接続が正しい | 全バリアント | 必須 |
| 11 | FlashのCLKおよびデータラインに33 Ωの直列抵抗を配置する | 全バリアント | 必須 |
| 12 | 外付けNOR Flashを2個使用する場合、CLK/D0～D3は共通とする。Flash 1のCSはPA12、Flash 2のCSはPA26に接続する。このピンは内部プルアップされているため、リセット時にHigh（非選択）となるアクティブLowのCS信号に適している | 全バリアント | 必須 |
| 13 | 外付けNOR Flashを2個使用する場合、1個目は16 MB、2個目は8 MBまたは16 MBとする | 全バリアント | 必須 |
| 14 | 周辺デバイスのI/Oロジックレベルがメインチップと一致している | 全バリアント | 必須 |
| 15 | 選定したNOR Flashの型番は、主要部品選定ガイドに適合品として掲載されている。掲載されていない部品ではROMが認識できず、システムが起動しないおそれがある | 全バリアント | 必須 |
| 16 | 選定したSPI/SD NAND Flashの型番は、主要部品選定ガイドに適合品として掲載されている。掲載されていない部品ではROMが認識できず、システムが起動しないおそれがある | 全バリアント | 必須 |
5.8.10. ディスプレイ¶
表 5.8.10-1: ディスプレイチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | QSPIディスプレイを接続する場合、信号が正しく接続されている | 全バリアント | 必須 |
| 2 | 8080インターフェースのディスプレイを接続する場合、信号が正しく接続されている | 全バリアント | 必須 |
| 3 | JDIディスプレイを接続する場合、信号が正しく接続されている | 全バリアント | 必須 |
| 4 | LCDのQSPI信号が正しく接続され、CLKおよびデータラインに100 Ωの直列抵抗がある | 全バリアント | 必須 |
| 5 | LCDのRSTBが正しく接続されている（PA0を推奨） | 全バリアント | 必須 |
| 6 | LCDCのTEが正しく接続されている（パネルのTEまたはFmark信号に接続） | 全バリアント | 必須 |
| 7 | TP信号が推奨ピン割り当てに従っている（EVBのI/O設定ファイルを参照） | 全バリアント | 必須 |
| 8 | 常時表示（Always-on display）の要件を確認する | 全バリアント | 必須 |
| 9 | ディスプレイを低IqのLDOで給電し、LDOのイネーブル制御にはPA30を推奨する | 全バリアント | 必須 |
| 10 | TPとLCDの電源を独立させるか、共通制御にするかを確認する | 全バリアント | 必須 |
| 11 | LCDに照度センサーが内蔵されている場合、そのセンサーにも電源を供給する | 全バリアント | 必須 |
| 12 | TFT LCDのバックライト制御：Highで点灯、Lowで消灯（アクティブHigh）の場合はプルダウン（PD）GPIOを使用する。Lowで点灯、Highで消灯（アクティブLow）の場合はプルアップ（PU）GPIOを使用する | 全バリアント | 必須 |
| 13 | SPI LCD：3線モードではCSをPA03、CLKをPA04、DATAをPA05に接続する。4線モードではCSをPA03、CLKをPA04、DATAをPA05、DCをPA06に接続する | 全バリアント | 必須 |
| 14 | MCUのJDIインターフェースに接続するSharp Memory/JDIディスプレイ：VCOMとVBをMCUのPA24に、VAをPA25に接続する。R0/G0/B0をMCUのR1/G1/B1に、R1/G1/B1をMCUのR2/G2/B2に接続する。GSPをVST、BSPをHST、GCKをVCK、BCKをHCK、GENをENB、INTBをXRSTに接続する | 全バリアント | 必須 |
| 15 | 周辺デバイスのI/Oロジックレベルがメインチップと一致している | 全バリアント | 必須 |
5.8.11. GPADC¶
表 5.8.11-1: GPADCチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | GPADC入力を対応するピンに接続する（PA28～PA34の7本のGPIOでGPADCへのマルチプレクスが可能） | 全バリアント | 任意 |
| 2 | GPADC入力電圧を0～3.3 Vの範囲内に保つ | 全バリアント | 任意 |
| 3 | GPADCで測定する分圧入力には、許容差1%の分圧抵抗を使用する。各GPADCチャネルに100 nFのフィルターコンデンサーを設け、チップのピン近くに配置する | 全バリアント | 必須 |
5.8.12. ボタン¶
表 5.8.12-1: ボタンのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | ボタンによるウェイクアップが必要かどうかを確認する | 全バリアント | 必須 |
| 2 | 通常ボタンの接続が正しい（プルアップの有無、抵抗値、プルアップ電圧ドメインを確認） | 全バリアント | 必須 |
| 3 | 電源ボタンはPA34を使用し、アクティブHigh、10秒長押しでリセットする。10 kΩのプルダウン抵抗はメインボード上に配置する | 全バリアント | 必須 |
| 4 | すべてのボタン信号にESD保護を設ける | 全バリアント | 必須 |
5.8.13. EOSおよびESD保護¶
表 5.8.13-1: EOSおよびESD保護のチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | 充電インターフェースにEOS、ESD、OVP対策を設ける | 全バリアント | 必須 |
| 2 | バッテリーインターフェースにESD保護素子を設ける | 全バリアント | 必須 |
| 3 | アンテナインターフェースにESD保護素子を設ける | 全バリアント | 必須 |
| 4 | LCDおよびTPの電源インターフェースにESD保護素子を設ける | 全バリアント | 必須 |
| 5 | TPのI2C、RST、INTラインにESD保護素子を設ける | 全バリアント | 必須 |
| 6 | 心拍センサーの電源インターフェースと信号ラインにESD保護素子を設ける | 全バリアント | 必須 |
5.8.14. I2C¶
表 5.8.14-1: I2Cチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | I2Cに適切な抵抗値のプルアップを設ける。400 kHz動作が必要な場合は2.2 kΩを推奨する。周辺デバイス側の電圧ドメインを使用し、電源オフ時には周辺デバイスと連動してプルアップ電源もオフにする | 全バリアント | 必須 |
| 2 | 必要に応じて、I2C割り込み信号でハードウェアウェイクアップできるようにする | 全バリアント | 必須 |
| 3 | Gセンサー、心拍センサー、地磁気センサーなどのI2C周辺デバイスが、全データを1回のバースト転送で読み出せる | 全バリアント | 必須 |
| 4 | 複数のデバイスを1つのI2Cバスに接続する場合、各デバイスのアドレスを区別できる | 全バリアント | 必須 |
5.8.15. アナログオーディオ¶
表 5.8.15-1: アナログオーディオのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | MEMSマイクが正しく接続されている | 全バリアント | 任意 |
| 2 | MEMSマイクにMIC_BIASから給電する | 全バリアント | 任意 |
| 3 | アナログECMシングルエンドマイクが正しく接続されている | 全バリアント | 任意 |
| 4 | アナログECMシングルエンドマイクにMIC_BIASから給電する | 全バリアント | 任意 |
| 5 | すべてのオーディオADC入力に2.2 µF以上のDCカットコンデンサーを設ける | 全バリアント | 任意 |
| 6 | オーディオDAC出力のDACPとDACNにそれぞれチップ近傍で1 kΩの直列抵抗を設け、DACPとDACNの間に1.5 nFの並列コンデンサーを接続する | 全バリアント | 任意 |
| 7 | オーディオパワーアンプにはAW8155Bを推奨し、ソフトウェアでClass A/Bモードに設定する。他のアンプ品番を使用する場合は実機試験で検証する | 全バリアント | 任意 |
| 8 | チップ内蔵のアナログオーディオADC経路を使用しない場合、ADCPを0 Ω抵抗を介してGNDに接続することが推奨される | 全バリアント | 任意 |
5.8.16. SPI¶
表 5.8.16-1: SPIチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | SPIの接続が正しい。MCU側のSDOを周辺デバイス側のSDIに、MCU側のSDIを周辺デバイス側のSDOに接続する | 全バリアント | 任意 |
| 2 | SPI周辺デバイスのタイミング要件を満たしている | 全バリアント | 任意 |
| 3 | 周辺デバイスのI/Oロジックレベルがメインチップと一致している | 全バリアント | 任意 |
5.8.17. USARTおよびデバッグインターフェース¶
表 5.8.17-1: USARTおよびデバッグインターフェースのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | PA18/PA19（DBG_UARTに多重化）をプログラム書き込み／デバッグインターフェースとして使用する。テストポイントを確保し、100 Ωの直列抵抗を設ける | 全バリアント | 必須 |
| 2 | デバイス接続時、MCUのRXDを周辺デバイスのTXDに、MCUのTXDを周辺デバイスのRXDに接続する | 全バリアント | 必須 |
| 3 | PA35/PA36をUARTとして周辺デバイスに接続する場合、MCUリセット時に周辺デバイスの電源がオフになるようにするか、ソフトウェアでこれらのピンをLowに駆動する | 全バリアント | 必須 |
| 4 | 周辺デバイスのI/Oロジックレベルがメインチップと一致している | 全バリアント | 必須 |
5.8.18. PWM¶
表 5.8.18-1: PWMチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | LCDバックライト制御にはPA1を推奨する | 全バリアント | 任意 |
| 2 | 振動モーターのPWMピンにPA20を使用する | 全バリアント | 必須 |
5.8.19. USB¶
表 5.8.19-1: USBチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | USBインターフェースの接続が正しい | 全バリアント | 任意 |
| 2 | USBインターフェースにESD保護を設ける | 全バリアント | 任意 |
| 3 | 通常動作時（スリープ中以外）にUSBを有効にしておけば、ホスト側で接続／取り外しを検出できる。MCUのスリープ中にも検出が必要な場合は、MCUのウェイクアップピンにI/O電圧と同じレベルを出力するVBUS分圧回路を追加する。このピンを充電器の接続検出と共用することを推奨する | 全バリアント | 任意 |
5.8.20. 消費電力¶
表 5.8.20-1: 消費電力チェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | LDO/DCDCのイネーブルはアクティブHighとする。出力をデフォルトでオフにする場合は、ENとGNDの間に1 M～5.1 MΩのプルダウン抵抗を追加し、製品全体の消費電力要件に合わせて値を選定する | 全バリアント | 必須 |
| 2 | MOSFETによる電源切り替えにはPMOS+NMOS構成を使用する。制御ピンはHighでオン、Lowでオフとし、制御ピンとGNDの間に1 MΩのプルダウン抵抗を設ける | 全バリアント | 必須 |
| 3 | 外付けFlashの電源スイッチはPA11で制御しなければならない | 520/3/5/7のみ | 必須 |
| 4 | 外付けFlashの電源スイッチとVDD_SIPの電源スイッチは、どちらもPA21で制御する | 52A/D1 | 原資料に記載なし2 |
| 5 | VSYSをGPIOプルアップ電源として使用する場合、常時オンとなる。その条件で消費電力要件を満たすことを確認する | 520/3/5/7のみ | 必須 |
| 6 | LDO2またはLDO3をGPIOプルアップ電源として使用する場合、LDO2/LDO3をオフにしても設計要件を満たすことを確認する | 520/3/5/7のみ | 必須 |
| 7 | リークを防ぐため、I2Cプルアップ電源を周辺デバイスのI/O電源と連動して切り替える | 全バリアント | 必須 |
| 8 | PA09の使用に関する注意：画面点灯時にHighを出力して有効化し、スリープ時にはLowにする | シリコンリビジョンA2以前 | 必須 |
| 9 | Deep Sleepモードのベースライン電流要件を定義し、記録する | 全バリアント | 必須 |
| 10 | Deep Sleepモードにおける選定済み全周辺デバイスのベースライン電流の合計を記録し、プロジェクト要件を満たすことを確認する | 全バリアント | 必須 |
| 11 | Standbyモードのベースライン電流要件を定義し、記録する | 全バリアント | 必須 |
| 12 | Standbyモードにおける選定済み全周辺デバイスのベースライン電流の合計を記録し、プロジェクト要件を満たすことを確認する | 全バリアント | 必須 |
ストレージ電源スイッチのピン指定に関する資料間の差異
本表には、SF32LB520/3/5/7の外付けFlashの切り替えに関する、チェックリストのワークブックのPA11の項目をそのまま残しています。ただし、本プロジェクトの資料優先順位では、より優先度の高いOpenSiFliのアプリケーションノートと回路図設計ガイドが優先され、ブートストレージの電源スイッチにはPA21を指定しています。設計根拠にはPA21を用い、優先度の低いワークブックだけを理由にPA11へ変更しないでください。PA11が別の基板上イネーブルかピン割り当ての相違かは示されていないため、リリース前に対象ネットとバリアントをSiFliに確認してください。
5.8.21. 書き込み・デバッグ用テストポイント¶
表 5.8.21-1: 書き込み・デバッグ用テストポイントのチェックリスト
| 番号 | 確認項目 | 対象 | 区分 |
|---|---|---|---|
| 1 | プログラム書き込み／デバッグ用テストポイントとして、VBAT、GND、PA18（DBG_UART_RXD）、PA19（DBG_UART_TXD）、VSYS、PA34などを確保する | 全バリアント | 必須 |
-
元のスプレッドシートの対象型番は「52A/52D」です。SF32LB52xハードウェア設計ガイドで説明する型番はSF32LB52B/D/E/G/Jであり、表の「52A」はそのいずれかを特定していません。この項目を適用する前に、実際の型番とデータシートを確認してください。「52A」を別の型番に独自に置き換えないでください。 ↩
-
原資料のこの行には区分が記載されていません。「原資料に記載なし」として保持し、必須または任意とは判断していません。採用するデバイスについて、適用範囲と合否基準を確認してください。 ↩
最終更新: