SF32LB52xハードウェア設計ガイド — RFとユーザーインターフェース¶

5.4. RF¶

5.4.1. RF回路とアンテナ経路¶

要点

• アンテナへの配線は、特性インピーダンス50 Ωの制御インピーダンス配線にします。
• 選定したアンテナが整合済みでも、π型整合回路の実装スペースを確保します。
• RF経路は短く保ち、シールドするとともに、水晶発振回路、DC/DC、ディスプレイ、充電回路のノイズ源から離します。

設計目標

インピーダンス制御を維持し、配線の不連続を最小限に抑え、最終的なアンテナ調整に必要な整合回路の自由度を確保することで、Bluetoothの受信感度と放射性能を高めます。

RF配線の特性インピーダンスは50 Ωです。アンテナが整合済みであれば追加のRF部品は不要ですが、不要輻射のフィルタリングやアンテナ調整に備えて、π型整合回路の実装スペースを確保することを推奨します。

図5.4-1の直列コンデンサーC0323は15 pF、50 Vで、グラウンドへの分岐にあるC0318とC0319はNF（未実装）です。これらはリファレンスデザインの値であり、すべてのアンテナに共通する整合条件ではありません。整合回路はチップ側のRF端子の近くに配置し、完成した製品での測定に基づいて最終的な部品構成を決めてください。

5.4.2. RF設計のレビューと調整¶

RF設計でよくある問題

• 整合回路をチップ側のRF端子の近くではなく、アンテナの近くに配置してしまう。
• RF配線に不要なビアや急な曲げを設ける。
• DC/DC、ディスプレイ、USB、充電回路とノイズの多いグラウンド帰路を共有する。
• 整合回路用のスペースを設けず、実機でアンテナを調整できなくなる。

RF設計チェックリスト

• RF配線のインピーダンス目標値を基板メーカーと合意している。
• π型整合回路の実装スペースを確保し、チップの近くに配置している。
• グラウンドビアフェンスとRF配線禁止領域を確認している。
• 筐体設計の確定前に、アンテナ調整と認証試験に必要なアクセス手段を確保している。

5.5. ユーザーインターフェース¶

5.5.1. ディスプレイ¶

要点

• SPI、Dual-SPI、Quad-SPI、シリアルJDIに対応します。EPDは、対応する外部レギュレーター給電版で使用できます。
• 資料に記載された最大表示解像度は512 x 512です。
• リセット、TE、バックライトPWM、タッチ用I2C、タッチ割り込み、ディスプレイ電源の投入順序をまとめて確認してください。

設計目標

通常動作時と低消費電力状態の両方で、帯域幅と消費電力の要件を満たし、ウェイクアップ、リセット、バックライト、タッチの動作を確保できるインターフェースを選定します。

本チップは、3線式SPI、4線式SPI、Dual-data SPI、Quad-data SPI、シリアルJDIに対応します。色深度は1670万色（RGB888）、26.2万色（RGB666）、6.5万色（RGB565）、8色（RGB111）で、最大解像度は512x512です。

対応LCDドライバーモデル:

5.5.1.1. SPI/QSPIディスプレイインターフェース¶

5.5.1.2. JDIディスプレイインターフェース¶

5.5.1.3. EPDディスプレイインターフェース¶

5.5.1.4. タッチおよびバックライトインターフェース¶

SF32LB52xは、タッチ状態割り込み入力を備えたI2Cタッチコントローラーインターフェースと、バックライトの有効化および輝度制御用のPWM信号に対応します。

ディスプレイ設計でよくある問題

• ピン割り当て時に、リセット、TE、バックライトPWM、タッチ割り込みを見落とす。
• 実際のデバイスとリファレンスデザインを確認せず、バッテリー駆動版がEPDに対応すると判断する。
• 適切な容量の外部電源ではなく、内蔵LDOからディスプレイに給電する。
• ディスプレイのクロックやデータを、水晶発振回路、RF、オーディオ、高インピーダンスのアナログ信号の近くに配線する。

ディスプレイ設計チェックリスト

• インターフェース、色深度、解像度、帯域幅が選定したパネルに適合している。
• リセット、TE、バックライトPWM、タッチI2C、タッチ割り込みを割り当て、記録している。
• ディスプレイ電源と投入順序が、スタンバイおよびウェイクアップ動作と両立している。
• 立ち上げ計画に、リセット、可能な場合はパネルID/読み戻し、バックライト、タッチ割り込み、初回表示の確認を含めている。

5.5.2. オーディオインターフェース¶

要点

• アナログマイク入力はシングルエンドで、直流カットコンデンサーが必要です。
• DAC出力は差動信号です。短くシールドした差動ペアとして配線してください。
• オーディオ電源のフィルタリングとMIC_BIASの配置は、ノイズ性能に大きく影響します。

設計目標

マイク、DAC、バイアス、オーディオ電源の経路を短くし、フィルタリングとシールドを施してデジタル回路やスイッチングノイズ源から分離し、アナログ信号の品質を保ちます。

オーディオインターフェースは、次の信号を備えます。

1. アナログマイク用のシングルエンドADC入力が1系統あります。2.2 µF以上の直流カットコンデンサーを直列に接続し、マイクにはチップのMIC_BIAS出力から給電します。
2. 外付けオーディオPA用の差動DAC出力が1系統あります。適切なグラウンドシールドを施した差動ペアとして配線し、配線容量を10 pF未満、配線長を2 cm未満に抑えます。

マイクのリファレンス回路は、1 kΩの直列抵抗とグラウンドに接続する1 uF、6.3 VのコンデンサーでMIC_BIASをフィルタリングします。ECM回路には、さらに4.7 kΩのマイクバイアス抵抗があります。両回路の入力端にある0.01 uFのグラウンド接続コンデンサーは並列フィルターであり、信号経路に必要な直列の直流カットコンデンサーではありません。回路を変更する際も、この違いを維持してください。

オーディオ設計でよくある問題

• マイクやDACの配線を、ディスプレイクロック、DC/DC、RF、USB、SDIOの近くに通す。
• MIC_BIASまたはAVDD33_AUDのフィルターコンデンサーをチップ端子から離して配置する。
• DACP/DACNを差動ペアではなく、個別のシングルエンド信号として扱う。
• アナログ出力の寄生容量を大きくしたり、配線を長くしたりする。

オーディオ設計チェックリスト

• MIC_BIAS、ADCP、DACP、DACN周辺の部品配置をレイアウト例と照合している。
• DACP/DACNを短くシールドした差動ペアとして配線している。
• オーディオ用フィルターコンデンサーを各端子の近くに配置し、適切に接地している。
• 立ち上げ計画に、マイクバイアス、ADCノイズフロア、DAC出力、PA有効化、可聴ノイズの確認を含めている。

5.5.3. ボタン¶

要点

• PA34は電源ボタン、電源オン/オフ動作、長押しリセットに対応します。
• ロータリーエンコーダーのボタンはリファレンス回路に従い、ウェイクアップ、チャタリング対策、ESD要件と合わせて確認してください。

設計目標

誤ウェイク、リセットが解除されない状態、プル抵抗回路を介したスタンバイ時の過大なリーク電流を防ぎ、ユーザー入力とリセットを確実に動作させます。

5.5.3.1. 電源ボタン¶

PA34は長押しリセットに対応しており、電源オン/オフと長押しリセットを1つのボタンに統合できます。長押しリセットはアクティブHighのため、通常時はLowにプルダウンし、ボタンを押すとHighになるように設計してください。

リファレンス回路では、VSYS_3V3とボタンの間にR0703（5.1 kΩ）を入れ、R0702（100 kΩ）でPA34をプルダウンし、C0720（0.1 uF）をグラウンドに接続しています。ESD保護素子も含まれます。これらは図の設計値です。応用する際は、入力しきい値、チャタリング対策、リーク電流、リセットのタイミングを確認してください。

5.5.3.2. メカニカルロータリーエンコーダーボタン¶

ロータリーエンコーダーボタン回路は、リファレンスデザインを基本として設計してください。

エンコーダーのA、B信号は、それぞれ0 Ω抵抗を介してPA35、PA36に接続されています。各信号にはVDD33_LDO2_VOUTへの200 kΩプルアップ抵抗とESD保護があり、C0703とC0706はNF（未実装）です。信号名には多重化されたUSB/UART機能も記載されているため、このピン割り当てを採用する前に競合を確認してください。

ボタン設計でよくある問題

• PA34をフローティングにしたり、デフォルトレベルを誤って設定したりする。
• ボタン回路にウェイクアップ、ESD保護、チャタリング対策、量産テスト用アクセスが必要な場合があることを見落とす。
• ウェイクアップの信頼性を確認せず、ボタン信号をノイズの多い回路や大きな負荷のある機能と共有する。

ボタン設計チェックリスト

• 電源/長押しリセットのデフォルトレベルが正しい。
• 想定する低消費電力状態でウェイクアップ動作を検証している。
• ESD保護と機械的なチャタリング対策の要件を確認している。
• 立ち上げ計画に、短押し、長押し、ウェイクアップ、リセット動作の確認を含めている。

5.5.4. 振動モーター¶

要点

• PWM出力を使用し、外付けドライバー回路を介して振動モーターを駆動します。
• スタンバイ電流が重要な場合は、電源をオン/オフできる電源レールからモーターに給電します。

設計目標

モーターの突入電流、スイッチングノイズ、スタンバイ時のリーク電流が、敏感な電源レールやウェイクアップ回路に影響しないようにしながら、安定した触覚フィードバックを実現します。

SF32LB52xは、外付けドライバー回路を介して振動モーターを駆動するPWM出力に対応します。

両方のモーター回路は、PA20でローサイドMOSFETを制御し、ゲートに1 MΩのプルダウン抵抗を接続しています。図5.5-6では、チップの3.3 V VDD33_VOUT2出力からモーターに給電します。図5.5-7では、VSYS/VBATを入力とする独立した外付け3.3 V LDOで、モーターとPVDDにそれぞれ給電します。制御機能は同等ですが、電源接続をそのまま置き換えることはできません。

モーター設計チェックリスト

• モータードライバー、フライバック/ESD保護、電源の許容電流を確認している。
• スタンバイ時および出荷時に、モーター用電源レールがデフォルトでオフになる。
• PWMピンの割り当てが、ディスプレイ、ストレージ、デバッグ用ピンと競合しない。
• 立ち上げ計画に、PWMデューティ比の掃引、起動電流、可聴ノイズ、スタンバイ時リーク電流の確認を含めている。

最終更新: 2026-10-19