SF32LB57xハードウェア設計ガイド — 設計レビューのチェックリストと参考資料¶

7. 顧客側の設計セルフチェック¶

回路図レビュー、レイアウトレビュー、またはEVTリリースを依頼する前に、このチェックリストを完了してください。顧客側の設計責任者は、各項目の結果と証跡を記入し、必要に応じて回路図のページ番号、PCBのスクリーンショット、測定結果、レビュー記録を添付します。

7.1. パッケージと型番¶

• 発注可能な型番、電源ファミリー、パッケージ、ピン配置を確認した。
• 回路図シンボルとPCBフットプリントがデータシートに適合している。
• QFN/BGAのパッド、ステンシル、露出パッド、ビア設計をレビューした。

7.2. 電源¶

• すべての電源ピンが規定の電圧範囲と負荷上限を満たし、コンデンサーの容量と配置もデータシートに準拠している。
• BUCKインダクター、コンデンサー、フィードバック配線がレイアウト要件を満たしている。
• 内蔵LDO出力を大電流周辺機器の電源として誤用していない。
• 電源経路が選択した電源ファミリーに適合している。正確なパッケージとバリアントに対応する電源表に基づき、該当する充電器／OVP、VBUS、VBAT、VCC、PVDDの接続を確認し、バッテリー駆動と3.3 V電源のトポロジーを混在させていない。
• 周辺機器の電源をオフにでき、オフ時のデフォルト状態が安全である。

7.3. クロック¶

• 48 MHzと32.768 kHzの水晶振動子が推奨パラメーターを満たしている。
• 水晶振動子をチップの近くに配置し、周囲に配線禁止領域を確保している。
• 水晶振動子の配線を、電源、RF、USB、SDIO、ディスプレイ、充電回路のノイズから離している。

7.4. ストレージとブート¶

• 選択した型番にパッケージ内蔵メモリーがある場合、その構成と外部メモリーインターフェース／パッケージ端子への影響を、正確なパッケージとバリアントについて確認した。
• 外部ブートメディアの種類、プルアップ、電源制御、デフォルト状態が正しい。
• ブート設定と書き込み／デバッグ用テストポイントを確保している。

7.5. RF¶

• アンテナ給電線を50 Ωの特性インピーダンスで設計している。
• π型整合回路をチップの近くに配置している。
• RF配線に連続したリファレンスグラウンドとビアシールドを設けている。
• RFをノイズ源と高速インターフェースから分離している。

7.6. ディスプレイとタッチ¶

• ディスプレイインターフェース、解像度、ピン群がパネルの要件を満たしている。
• ディスプレイ、バックライト、タッチコントローラーの各電源を制御できる。
• ウェイクアップが必要な場合、タッチ割り込みにウェイクアップ対応GPIOを使用している。
• FPCと高速ディスプレイ配線をRFから離している。

7.7. オーディオとアナログ¶

• MIC_BIAS、AUD_VREF、AVDD33_AUDのデカップリングが適切である。
• アナログ入力のDCカットとフィルタリングが適切である。
• DACP/DACNの差動配線と整合回路が適切である。
• GPADCの入力電圧、分圧器、フィルタリング、シールドが適切である。

7.8. 汎用インターフェース¶

• UART、I2C、SPI、SDIO、USB、CANの配線とIO電圧が正しい。
• I2Cのプルアップ電源が対応する周辺機器のI/O電源と連動して切り替わり、その電源ドメインのオフ時に漏れ電流が発生しない。
• 必要に応じて、USBのESD保護、90 Ω差動配線、VBUSウェイクアップ検出を実装した。
• 外部ウェイクアップ信号にウェイクアップ対応ピンを使用している。

7.9. 量産と信頼性¶

• DBG-UART、SWD、ブートモード、PA00、PA01、PA34、電源、GNDのテストポイントを確保している。
• テストポイントが治具のプローブ要件を満たしている。
• ESD、EOS、OVP、逆接続保護、サージへの対策をレビューした。
• 量産時のファームウェア書き込み、水晶校正、RF試験の手順を実行できる。

7.10. 設計レビューの承認基準¶

設計凍結前に、次の基準を満たしていることを確認してください。

• 該当する項目はすべて完了し、回路図のページ番号、PCBのスクリーンショット、測定結果、レビュー記録などの証跡を残した。該当しない項目には理由を記録した。
• データシートまたはリファレンスデザインから逸脱する場合、プロジェクト固有の設計理由を記録している。
• RF、水晶振動子、充電、電源、USB、ディスプレイ、オーディオ、量産テストポイントを担当者がレビューした。
• 低消費電力の電流予算に、周辺機器のスタンバイ電流、プルアップ電流、レギュレーターの静止電流Iqを含めた。
• EVTの立ち上げに必要な書き込み、ログ、電流測定、リセット、ブート制御の各経路にアクセスできる。

8. 関連資料と参考資料¶

電気的制限、パッケージ情報、ピン多重化、ソフトウェア設定、部品の適合性確認、製造上の制約を確認するときは、最新の公式資料を参照してください。

回路図チェックリスト（第 5.8 節）とPCBレイアウトチェックリスト（第 6.10 節）には、SiFli公式のSF32LB57x設計セルフチェック表を、対応する回路図およびPCBレイアウトの指針とともに項目ごとに掲載しています。

9. 付録¶

付録には、用途やリファレンスデザインに関する情報をまとめています。第 5 節と第 6 節の回路図およびPCBの主な設計規則を適用した後に参照してください。

9.1. 付録A. SF32LB57xの代表的な製品¶

SF32LB57xを使った製品には、MCU、電源ツリー、48 MHzと32.768 kHzの水晶振動子、RF整合回路とアンテナ、ディスプレイとタッチコントローラー、ブート用ストレージ、オーディオ入出力、センサー、オプションのカメラ、製品に必要なUSB/SDIO/CAN/UART/I2C/SPI周辺機器、およびデバッグと量産テスト用のアクセスを含むことがあります。充電、OVP、負荷スイッチの選定、低消費電力時の漏れ電流は、選択した電源方式に応じて確認します。

10. 改訂履歴¶

10.1. チェックリストの改訂履歴¶

回路図チェックリストおよびPCBレイアウトチェックリストの項目別チェックリストは、SiFliのSF32LB57xハードウェアアプリケーションノートに掲載された設計セルフチェック表に従い、本ガイドとは別にバージョン管理します。

最終更新: 2026-10-19