SF32LB52xハードウェア設計ガイド — 回路図設計指針¶

5. 回路図設計指針¶

この章では、3ページにわたって回路図設計の流れを説明します。まず最小システムをレビューし、このページで電源システムとクロック生成、次のページでRFとユーザーインターフェース、最後のページでストレージ、製造時のアクセス、PCBに依存する項目を確認します。各ブロックでは、回路要件、ピン割り当て、よくある間違い、設計完了時のチェック項目を確認する前に、設計目標と対象バリアントを明確にしてください。

5.1. 最小システム設計¶

最小システム設計は、SF32LB52x基板の回路図を承認する際の最初の確認段階です。製品固有の周辺機器を追加する前に、デバイスの正確なバリアントとパッケージ、電源ツリー、ブートメディア、ブートストラップ抵抗、ストレージの電源制御、デバッグ／ダウンロード経路、クロック源、ウェイクアップ動作を確定します。ディスプレイやセンサーの配線変更は後から対応できることが多い一方、ストレージのブートストラップ設定の誤り、デバッグ経路の欠落、不安定な電源レール、電源状態の想定違いは、基板が正常に動作しない原因になります。

回路図の初回レビューでは、次の順に確認してください。

1. 3.2節と3.3節を参照し、デバイスの型番とパッケージを確定します。
2. 適切な電源経路を選びます。充電式バッテリー製品にはSF32LB520/3/5/7、外部レギュレーターで給電する製品には52B/D/E/G/Jを選択します。
3. 5.2節に従って電源設計を確定します。VBUS/VBAT/VCCまたはPVDD/VDDIOA/VDD_SIP、BUCK、内蔵LDOのデカップリング、RF／オーディオ電源、低消費電力用ロードスイッチを含めます。
4. ブートメディアを選び、5.6.1節のブート表に合わせてPA13/PA17のブートストラップ抵抗オプションを実装します。
5. ブートストレージ電源スイッチの制御ピンは、資料間の相違を確認してから確定します。アプリケーションノートと回路図ガイドはPA21を指定していますが、公式チェックリストは電池駆動バリアントの外付けFlashにPA11を指定しています。
6. 筐体と量産治具の仕様を確定する前に、DBG_UART/SWD用としてPA18/PA19、GND、適切な電源基準点を確保します。
7. 5.3.1節に従って48 MHzと32.768 kHzの水晶振動子を選定し、回路図レビューで配置制約を確認できるようにします。
8. ファームウェアの低消費電力方針を確定する前に、ウェイクアップピン、電源キーの動作、充電イベント、ストレージ／センサーの停止状態を割り当てます。

この確認段階を終えた時点で、オプションの製品周辺機器に依存せずに電源投入、選択したメディアからのブート、復旧経路の確保、クロック校正、想定する低消費電力状態への移行ができる回路図になっている必要があります。

5.2. 電源システム¶

電源システム設計では、最小システムの信頼性を左右する電源レール、ロードスイッチ、充電経路、OVP、内蔵LDOの使用方法、ウェイクアップ動作、低消費電力状態を定義します。後続のディスプレイ、ストレージ、RF、オーディオ、センサーの設計は電源レールの前提に依存するため、PCB配置を始める前にこの節を完了してください。

5.2.1. 電源¶

要点

• バッテリー駆動機器ではSF32LB520/3/5/7向けの電源構成を使い、VBUS、VBAT、VCC、充電、OVPを設計します。
• 外部レギュレーター給電の機器では52B/D/E/G/J向けの構成を使い、PVDDとVDDIOAを外部から供給します。VDD_SIPはチップ型番に合わせて設定し、外部電源または内蔵LDOから給電できます。内蔵充電経路はありません。
• PCB配置前に、BUCKインダクター、内蔵LDOのデカップリング、RF／オーディオ電源、スタンバイ時のロードスイッチを確定する必要があります。

設計目標

選択したバリアントに適合する安定した電源ツリーを設計し、漏れ電流を抑えます。内蔵LDO出力の過負荷を避け、RF／オーディオ電源のノイズを抑え、未使用の負荷やブートストレージを低消費電力モードで電源オフにできる構成にします。

5.2.1.1. プロセッサー電源要件¶

5.2.1.2. BUCKインダクターの選定¶

どちらの設計グループでも同じインダクター仕様を使用します。

5.2.1.3. バッテリーと充電の制御¶

5.2.1.4. スタンバイ電力の低減¶

5.2.1.5. 電源設計チェックリスト¶

• チップ型番に合った電源バリアント（バッテリー駆動／外部レギュレーター給電）を選択した
• BUCKインダクターが4.7 µH ±20%、DCR ≤0.4 Ω、Isat ≥450 mAを満たしている
• 内蔵LDOのデカップリングコンデンサーをすべて要件どおりに配置している
• LCD電源を分離し、内蔵LDOから直接給電していない
• オーディオおよびRF電源を適切にフィルタリングしている
• バッテリー駆動バリアントでは充電経路とOVPデバイスの電圧範囲を確認した。外部レギュレーター給電バリアントではチップ型番に合わせてVDD_SIP/VDDIOAを設定した

電源設計でよくある間違い

• LCDに外付けLDOではなく内蔵LDOから直接給電する。
• 1つの回路図でバッテリー駆動と外部レギュレーター給電の前提を混在させる。
• ストレージのリーク電流が懸念されるバリアントで、Hibernate中もVDD_SIPを給電したままにする。
• 最悪条件でのVBUS電流と電圧範囲を確認せずに充電器やOVPデバイスを選ぶ。

電源の立ち上げ確認

• ファームウェアで周辺機器を有効にする前に、VCC/PVDD、BUCK出力、RF／オーディオ電源、ストレージ電源を測定します。
• バッテリー駆動設計では、充電器の接続、トリクル充電、定電流充電、再充電の動作を確認します。
• ディスプレイ、センサー、ストレージ、モーターのロードスイッチをオフにして、スタンバイ電流とHibernate電流を測定します。

5.2.2. 動作モードとウェイクアップ要因¶

要点

• ActiveとSleepは割り込みにすばやく応答できます。DeepSleepとStandbyでは、消費電流が下がる代わりに復帰時間が長くなります。
• Hibernateは最も低消費電力の状態ですが、SRAMは保持されず、一部の外部電源をオフにする必要があります。
• ウェイクアップ対応GPIOの選択は、ボタン、タッチ割り込み、充電イベント、センサーによるウェイクアップに影響します。

設計目標

リーク電流経路やウェイクアップイベントの取りこぼしを発生させず、製品が意図した低消費電力状態に移行できるよう、ウェイクアップ要因と外部電源スイッチの初期状態を選定します。

ファミリー全体で、StandbyおよびHibernateモード中に15個のウェイクアップ対応割り込み要因を使用できます。

動作モードのチェックリスト

• ピン多重化を確定する前に、必要なウェイクアップピンを割り当てた。
• ウェイクアップピンのプル状態がStandbyおよびHibernateに適合している。
• Hibernate中に外部ストレージやセンサーの電源からI/Oピン経由でリーク電流が流れない。
• 出荷時、保管時、通常の待機時に使用する状態について、ファームウェア担当とハードウェア担当の認識が一致している。

5.3. クロック生成¶

5.3.1. 水晶振動子の選定¶

要点

• メインクロックには48 MHz、RTCには32.768 kHzの水晶振動子を使用します。
• 起動時および静的な消費電流を抑えるため、AVL掲載品のうちCLとESRが低い部品を優先します。
• 水晶振動子の配線は短くし、シールドを設け、発熱源やRF、充電器、PMU、DC/DCのノイズ源から離します。

設計目標

発振器の消費電流、周波数ドリフト、RF干渉、立ち上げ時のリスクを抑えながら、安定した低ジッターのクロック源を実現します。

チップには、48 MHzのメイン水晶振動子と32.768 kHzのRTC用水晶振動子の2つの外部クロック源が必要です。要件は両方のバリアントで共通です。

推奨水晶振動子：

部品の適合性確認に関する最新の詳細情報は、継続的に更新されるSiFli承認ベンダーリスト（AVL）を参照してください。

クロック設計でよくある間違い

• 周波数とパッケージだけで水晶振動子を選び、CL、ESR、許容差、動作温度範囲を確認しない。
• PA、充電器、PMU、RFマッチング回路など、発熱源やノイズ源の近くに水晶振動子を配置する。
• 水晶振動子のキープアウト領域の下に銅箔や高速配線を残す。
• 32 kHzの配線を、間隔やGNDシールドを設けずに長く並走させる。

クロックのチェックリスト

• 48 MHzおよび32.768 kHzの水晶振動子がAVL／データシートの要件を満たしている。
• 水晶振動子の負荷容量とESRが発振器の制限値内であることを確認した。
• PCBレビューでキープアウト、配線長、配線幅、間隔、GNDシールドを確認した。
• 立ち上げ計画に48 MHz、32 kHzの測定とBluetooth周波数校正の動作確認を含めた。

続けてRFとユーザーインターフェースを確認してください。

最終更新: 2026-10-19