コンテンツにスキップ

SF32LB52xハードウェア設計ガイド — 設計レビュー用チェックリストと参考資料

SF32LB52xハードウェア設計ガイドの一部

このページでは第 7~10節の設計レビュー用チェックリスト、関連資料と参考資料、付録、改訂履歴を扱います。PCBレイアウト指針に戻ってください。

7. 設計レビュー用チェックリスト

  • 最小システムのレビューが完了し、正確なバリアント、パッケージ、電源ツリー、ブートメディア、ブートストラップピン、デバッグ/ダウンロードアクセス、クロック、ウェイクアップ方針がすべて文書化されている
  • 正確なチップ型番と電源バリアントを確認し、2つのバリアントの電源回路図を混在させていない
  • プロセッサーの電源ピン(VBUS/VBAT/VCC、またはPVDD/VDDIOA/VDD_SIP)がデータシートの電圧範囲内にある
  • BUCKインダクターが4.7 μH ±20%、DCR ≤0.4 Ω、Isat ≥450 mAの要件を満たしている
  • バッテリー駆動バリアント: 充電経路、OVPデバイスの電圧範囲、内蔵LDO出力のコンデンサー容量を確認している
  • 48 MHzと32.768 kHzの水晶振動子が推奨仕様を満たし、配線とキープアウト領域の要件にも適合している
  • RF配線のインピーダンスが50 Ωで、整合回路がチップの近くに配置されている
  • ストレージからのブート設定(外部レギュレーター給電バリアントのeMMCオプションを含む)がBootstrapピンの設定と一致している
  • ストレージ電源スイッチの制御ピンが対象バリアントに適合することを確認し、リリース前に公式チェックリストとアプリケーションノート間のPA11/PA21の不一致を解消する
  • USB DP/DNが差動ペアで配線され、差動インピーダンスが90 Ωである
  • SDIO信号がまとめて配線され、総配線長 ≤50 mm、グループ内の配線長差 ≤6 mmを満たし、GNDシールドが設けられている
  • DBG_UART/SWDの多重化ピンと量産テストポイントを確保している
  • 主要部品の型番を最新のSiFli 承認ベンダーリストと照合している

追加の参考資料:

回路図チェックリスト(第 5.8 節)とPCBレイアウトチェックリスト(第 6.15 節)には、同じ SF32LB52回路図・PCBチェックリスト(V1.0、2026-01-21)の全項目を、確認対象となる回路図およびPCBレイアウトの指針とあわせて掲載しています。

9. 付録

SiFliのアプリケーションノートには、次の回路図、PCBレイアウト、機構、電源の参考図が掲載されています。ここではレビュー証跡として元資料の図を掲載します。主な設計指針は引き続き第 5 節と第 6 節を参照してください。

図の使い方

これらの図は、元のアプリケーションノートにある回路例およびレイアウト例として参照してください。正確なデバイスと製品に対する最終実装は、ルールの説明、表、データシート、リファレンスマニュアル、最新版のリファレンスデザイン一式、AVLに基づいて確認してください。

表 9-1: 付録一覧
確認したい内容 参照先
SF32LB52xの両設計グループにおけるスマートウォッチのブロック図例 付録A: 代表的なスマートウォッチの構成例
RF、ストレージ/ブート、ボタン、モーター、オーディオ、クロック、USB、DC/DCの回路図例 付録B: 回路図例
RF、ストレージ、オーディオ、積層、ファンアウト、クロック、USB、DC/DCのPCB配置・配線例 付録C: PCBレイアウト例
パッケージ外形、形状、ランドパターンの図面 付録D: 機構
充電、OVP、電源ツリー、PMUの回路図およびレイアウト例 付録E: 電源

9.1. 付録A. 代表的なスマートウォッチの構成例

一般的なSF32LB52xスマートウォッチの設計には、MCU、ディスプレイ、タッチコントローラー、ストレージ、センサー、振動モーター、オーディオ入出力、Bluetoothアンテナ、クロック源、電源管理、デバッグ用インターフェース、量産テスト用インターフェースが含まれます。バッテリー駆動設計では、さらに充電管理回路が必要です。 図 9.1-1 と9.1-2は、QSPIディスプレイ、SPI接続の加速度センサー/ジャイロ、I2C接続の心拍数モジュール、アナログマイクとDACからアンプへの音声経路、PWM駆動の振動モーター、48 MHzクロック、BluetoothのRF経路、SWD/UARTを示しています。記載されたQSPI NAND、SD NAND、NOR Flashはストレージの例であり、対応ブート媒体の全一覧ではありません。両図には外付け充電器とBuck/LDO経路が描かれていますが、この構成を必須回路とせず、実際の電源構成は第 5.2 節に基づいて選定してください。

図 9.1-1: SF32LB520/3/5/7のスマートウォッチアプリケーション構成図

図 9.1-1: SF32LB520/3/5/7のスマートウォッチアプリケーション構成図

図 9.1-2: 52B/D/E/G/Jのスマートウォッチアプリケーション構成図

図 9.1-2: 52B/D/E/G/Jのスマートウォッチアプリケーション構成図

9.2. 付録B. 回路図例

RF

図 9.2-1: RFフロントエンドのブロック図

図 9.2-1: RFフロントエンドのブロック図

図 9.2-2: RF回路図例

図 9.2-2: RF回路図例

図 9.2-3: RF配線の回路図例

図 9.2-3: RF配線の回路図例

ストレージとブート

図 9.2-4: SF32LB520/3/5/7ブートストラップ例

図 9.2-4: SF32LB520/3/5/7ブートストラップ例

図 9.2-5: 52B/D/E/G/Jブートストラップ例

図 9.2-5: 52B/D/E/G/Jブートストラップ例

図 9.2-6: SDIO回路図例

図 9.2-6: SDIO回路図例

ボタン、モーター、オーディオ

図 9.2-7: SF32LB520/3/5/7振動モーター回路例

図 9.2-7: SF32LB520/3/5/7振動モーター回路例

図 9.2-8: 52B/D/E/G/J振動モーター回路例

図 9.2-8: 52B/D/E/G/J振動モーター回路例

図 9.2-9: 電源ボタンの回路例

図 9.2-9: 電源ボタンの回路例

図 9.2-10: ロータリーエンコーダーのボタン回路例

図 9.2-10: ロータリーエンコーダーのボタン回路例

図 9.2-11: アナログMEMSマイク回路例

図 9.2-11: アナログMEMSマイク回路例

図 9.2-12: アナログECMマイク回路例

図 9.2-12: アナログECMマイク回路例

図 9.2-13: アナログDAC-PA接続例

図 9.2-13: アナログDAC-PA接続例

図 9.2-14: オーディオ電源回路例

図 9.2-14: オーディオ電源回路例

図 9.2-15: オーディオADC回路例

図 9.2-15: オーディオADC回路例

図 9.2-16: オーディオDAC回路例

図 9.2-16: オーディオDAC回路例

クロック

図 9.2-17: 48 MHz水晶振動子回路

図 9.2-17: 48 MHz水晶振動子回路

図 9.2-18: 32.768 kHz水晶振動子回路

図 9.2-18: 32.768 kHz水晶振動子回路

USB

図 9.2-19: USB回路図例

図 9.2-19: USB回路図例

DC/DC

図 9.2-20: DC/DC回路図例

図 9.2-20: DC/DC回路図例

9.3. 付録C. PCBレイアウト例

RF

図 9.3-1: RFのPCB整合回路例

図 9.3-1: RFのPCB整合回路例

図 9.3-2: RFのPCB配線例

図 9.3-2: RFのPCB配線例

ストレージ

図 9.3-3: SDIOのPCB配線例

図 9.3-3: SDIOのPCB配線例

オーディオ

図 9.3-4: オーディオ電源のPCB配線例

図 9.3-4: オーディオ電源のPCB配線例

図 9.3-5: オーディオADCのPCB配線例

図 9.3-5: オーディオADCのPCB配線例

図 9.3-6: オーディオDACのPCB配線例

図 9.3-6: オーディオDACのPCB配線例

PCBの基本構成

図 9.3-7: PCB積層例

図 9.3-7: PCB積層例

図 9.3-8: PCB設計ルール例

図 9.3-8: PCB設計ルール例

図 9.3-9: QFNファンアウト例

図 9.3-9: QFNファンアウト例

図 9.3-10: 水晶振動子の配置例

図 9.3-10: 水晶振動子の配置例

クロック配線

図 9.3-11: 48 MHz水晶振動子の配線モデル

図 9.3-11: 48 MHz水晶振動子の配線モデル

図 9.3-12: 48 MHz水晶振動子の配線例

図 9.3-12: 48 MHz水晶振動子の配線例

図 9.3-13: 32.768 kHz水晶振動子の配線モデル

図 9.3-13: 32.768 kHz水晶振動子の配線モデル

図 9.3-14: 32.768 kHz水晶振動子の配線例

図 9.3-14: 32.768 kHz水晶振動子の配線例

USB

図 9.3-15: USBのPCB配線例

図 9.3-15: USBのPCB配線例

図 9.3-16: USBレイアウト例

図 9.3-16: USBレイアウト例

図 9.3-17: USB配線例

図 9.3-17: USB配線例

DC/DC

図 9.3-18: DC/DCのPCB配線例

図 9.3-18: DC/DCのPCB配線例

9.4. 付録D. 機構

図 9.4-1: SF32LB520/3/5/7パッケージレイアウト

図 9.4-1: SF32LB520/3/5/7パッケージレイアウト

図 9.4-2: 52B/D/E/G/Jパッケージレイアウト

図 9.4-2: 52B/D/E/G/Jパッケージレイアウト

図 9.4-3: QFN68Lパッケージ寸法

図 9.4-3: QFN68Lパッケージ寸法

図 9.4-4: QFN68Lパッケージ形状

図 9.4-4: QFN68Lパッケージ形状

図 9.4-5: QFN68L推奨フットプリント

図 9.4-5: QFN68L推奨フットプリント

9.5. 付録E. 電源

SF32LB520/3/5/7 (バッテリー駆動)

以下の図は、電源パス管理(power-path management、PPM)なし/ありの外付け充電回路と、内蔵充電回路を示します。

図 9.5-1: PPMなしの外付け充電回路

図 9.5-1: 電源パス管理(PPM)なしの外付け充電回路

図 9.5-2: PPM付きの外付け充電回路

図 9.5-2: 電源パス管理(PPM)付きの外付け充電回路

図 9.5-3: 内蔵充電回路

図 9.5-3: 内蔵充電回路

図 9.5-4: OVPしきい値の設定

図 9.5-4: OVPしきい値の設定

図 9.5-5: OVLO調整式OVPの適用例

図 9.5-5: OVLO調整式OVPの適用例

図 9.5-6: 出力電圧を安定化するOVPの適用例

図 9.5-6: 出力電圧を安定化するOVPの適用例

図 9.5-7: SF32LB520/3/5/7電源構成

図 9.5-7: SF32LB520/3/5/7電源構成

図 9.5-8: VCC回路図例

図 9.5-8: VCC回路図例

図 9.5-9: VCCのPCB配線例

図 9.5-9: VCCのPCB配線例

図 9.5-10: 充電回路図例

図 9.5-10: 充電回路図例

図 9.5-11: 充電回路のPCB配線例

図 9.5-11: 充電回路のPCB配線例

図 9.5-12: PMUのTVS回路例

図 9.5-12: PMUのTVS回路例

図 9.5-13: PMUのEOS回路例

図 9.5-13: PMUのEOS回路例

52B/D/E/G/J (外部レギュレーター給電)

図 9.5-14: 52B/D/E/G/J PMUのPCB配線例

図 9.5-14: 52B/D/E/G/J PMUのPCB配線例

10. 改訂履歴

表 10-1: 改訂履歴
バージョン 日付 内容
1.1 2026-07 電源システムを回路図設計の独立した同列セクションに変更し、クロック生成とRFを別々のセクションに分割。後続の回路図設計セクションの番号も更新。
1.0 本書 バッテリー駆動バリアントと外部レギュレーター給電バリアントの内容をタブで分け、2つの公式ハードウェアアプリケーションノートを1冊のガイドに統合
0.0.1 10/2024 SF32LB520-3-5-7-HW-Applicationの初版公開
0.0.1 10/2024 SF32LB52B-E-G-J-HW-Applicationの初版公開

10.1. チェックリストの改訂履歴

回路図チェックリストとPCBレイアウトチェックリストの項目別チェックリストは、SiFliの SF32LB52回路図・PCBチェックリスト スプレッドシートに準拠し、本ガイドとは別にバージョン管理します。

表 10.1-1: チェックリストの改訂履歴
バージョン 日付 内容
1.0 2026-01-21 SiFliの SF32LB52回路図・PCBチェックリスト V1.0に基づく初版

最終更新: