SF32LB58-MODハードウェア設計ガイド¶

1. 概要¶

SF32LB58-MODは、SiFliのSF32LB586VDD36チップを搭載した汎用・低消費電力Bluetooth MCUモジュールです。このチップには、最大240 MHzで動作する3コアのArm Cortex-M33 STAR-MC1プロセッサーが搭載されています。モジュールには48 MHz水晶振動子が実装され、32.768 kHz水晶振動子はオプションです。SKUに応じてHPI-PSRAM、QSPI-NOR/NAND Flash、またはeMMCストレージも搭載します。表面実装型の138ピンモジュールで、寸法は24 × 24 × 3.1 mmです。

このガイドでは、モジュールレベルのハードウェア統合について、ピン定義、周辺インターフェース、電気的特性、電源要件、リファレンス回路図、回路図設計チェックリスト、外形寸法とPCBフットプリント、製品取り扱い要件を説明します。SiFliのデータシート DS5802-SF32LB58-MOD V0.1に基づいています。

チップのアーキテクチャ（CPUコア、グラフィックス、メモリーサブシステム、周辺機能）の詳細は、SF32LB58xおよびSF32LB58xハードウェア設計ガイドを参照してください。

2. 設計要点¶

2.1 モジュールのバリエーション¶

2.2 主な仕様¶

3. 機能ブロック図¶

本モジュールにはSF32LB586VDD36チップ、48 MHz水晶振動子、オプションの32.768 kHz水晶振動子、およびSKUに応じたパッケージ内蔵HPI-PSRAM、QSPI-NOR/NAND FlashまたはeMMCが搭載され、RF整合回路とアンテナ給電部も備えています。

4. ピン定義¶

4.1 ピン配置図¶

モジュールの周囲には合計138本のピンが配置されています。

4.2 ピン定義表¶

モジュールは合計138ピンで構成されています。各ピンの説明を以下に示します。

凡例: P = 電源、I = 入力、O = 出力、T = ハイインピーダンスに設定可能、AO = オーディオ出力、AI = オーディオ入力。

4.3 物理ピン配置¶

データシートの物理ピン配置図では、SF32LB586VDD36のダイ外形に機能別のピン群（SDIO、SPI、I2C、UART、GPTIM、LCDインターフェース（DPI/8080/SPI/JDI/DSI）、GPADC、MPI、アナログオーディオ、ブートモード、電源、BTアンテナ、CAN/USB、SWD／デバッグUART）を重ねて示しています。ホストPCB上で信号群を配置する際は、上記のピン定義表と併せて参照してください。

5. 周辺機能¶

5.1 通信インターフェース¶

上表でPAxx_I2C_UARTまたはPBxx_I2C_UARTと記されたピンは、I2CまたはUARTとして設定できます。チップ全体で最大7系統のI2Cと6系統のUARTをサポートします。

UART — 全二重、最大6 Mbpsのボーレート、データ形式の設定、ハードウェアフロー制御（CTS/RTS）、DMAによる複数パケットの送受信に対応します。UART1～3はHPSYS、UART4～6はLPSYSにあります。

I2C — マスター／スレーブ、8バイトFIFO、DMAに対応します。標準（100 kbps）、Fast（400 kbps）、Fast-mode Plus（1 Mbps）、High-speed（3.4 Mbps）の各モード、マスター時の7-bit／10-bitアドレス指定、クロックストレッチ、設定可能なデジタルグリッチ除去フィルターをサポートします。I2C1～4はHPSYS、I2C5～7はLPSYSにあります。

SPI — SSP/SPI形式（全二重、マスター／スレーブ）およびMicrowire形式（半二重、マスターのみ）に対応します。データ幅は4～32 bitで、クロック極性／位相とチップセレクト極性を設定できます。32-bit × 16エントリーFIFOとDMAに対応します。SPI1/2はHPSYS（最大48 MHz）、SPI3/4はLPSYS（最大24 MHz）にあります。

USB2.0 HS — USB 2.0準拠の高速ホスト／デバイスポートを1系統備えます。エンドポイント設定、サスペンド／レジューム、セッション要求、ホストネゴシエーションプロトコルに対応し、High-speedおよびFull-speedで動作します。

MPI (Memory Peripheral Interface) — SPI NOR Flash（1/2/4線、DTRモード）およびSPI NAND Flash（1/2/4線）に対応し、レジスターモードとメモリーマップモードをハードウェアで自動的に切り替えてアクセスします。本モジュールのMPI4インターフェースには外付けSPI NOR/NAND Flashを接続できます。

SD/SDIO/eMMC — SD 3.0およびeMMC 4.5.1に準拠し、チェーンDMAと1 KB FIFOを備えたホストコントローラーとして動作します。SDSC/SDHC/SDXC/SDHSカード、UHS-1（SDR12/25/50/104/DDR50）、1線／4線／8線SDRモード、4線／8線DDRモードに対応します。

I2S — マスター専用、全二重。左詰め／右詰め／標準フォーマット、8-bit／16-bitのモノラル／ステレオ、最大24-bitのPCM幅に対応します。

LCDインターフェース — DBIシリアルSPIモード（3線／4線、デュアル／クアッドデータ線）およびパラレル8080モード（8/16/24-bitバス幅）に対応します。モードに応じてRGB332/RGB444/RGB565/RGB666/RGB888の色形式を使用できます。専用MIPI DSIレーン（クロック＋データ2レーン）もピン47～52で使用できます。

5.2 アナログ信号処理¶

12-bit GPADC — SAR ADC、最大サンプリングレート4 MS/s、シングルエンド入力範囲0～3.3 V／差動入力範囲±2.1 V。シングルエンド8チャネル（または差動4ペア）、単発／連続測定、測定ごとに設定可能な4つのタイムスロット、ソフトウェア／ハードウェアトリガー、DMAに対応します。

温度センサー — 分解能0.2°C、測定範囲-40°C～125°C、精度±3°C。ポーリングまたは割り込みによる読み出しに対応します。

オーディオDAC — 24-bitの内蔵チャネルを2系統備え、サンプリングレート8 kHz～48 kHz、差動出力に対応します。

オーディオPLL — 48 MHz/2^18の分解能を持つFractional-N方式のクロック生成に対応し、48 MHz、32.768 kHz、44.1 kHzを基準とするサンプリングレートを生成できます。

オーディオADC — 24-bitの内蔵チャネルを2系統備え、サンプリングレート8 kHz～48 kHz、チャネルごとに独立したゲイン制御に対応します。

6. 電気的特性¶

6.1 絶対最大定格¶

6.2 推奨動作条件¶

6.3 DC電気的特性¶

入力リーク、リセットしきい値、両電源電圧におけるピン容量を含む全データは、公式データシートの§5.3に記載されています。

6.4 消費電力¶

6.5 デュアルモードBluetooth RF性能¶

Bluetooth 5.3に対応し、4.2/4.1/4.0との下位互換性があります。BLEおよびClassic Bluetoothに対応します。動作チャネルの中心周波数は2402～2480 MHzです。

BLE送信機 (1 Mbps): 最大出力19 dBm、出力制御範囲-20～19 dBm。

BLE受信機: 代表感度は、1 Mbpsで-100 dBm、2 Mbpsで-97 dBm、LR S2/500 kbpsで-104.5 dBm、LR S8/125 kbpsで-107.5 dBmです。37バイトのパケットを使用し、dirty-off、PER 30.8%の条件で測定された値です。

Classic BT (Basic Data Rate): 最大送信出力19 dBm、受信感度-96.3 dBm (dirty off) / -94 dBm (dirty on)、BER 0.1%。

Classic BT (Enhanced Data Rate): 最大送信出力13 dBm、π/4-DQPSKの受信感度-95.5 dBm、8DPSKの受信感度-88.5 dBm。

BLEの1 Mbps/2 Mbps/LR送受信性能およびClassic BT BR/EDR送受信性能の最小／標準／最大値は、公式データシートの§5.5に記載されています。

7. モジュールの電源¶

本モジュールには、VDD_3V3、VDD_1V8、VDDIOA、VDDIOA2、VDDIOBの5つの電源インターフェースがあります。

• VDD_3V3はチップのAVDD33_ANA、AVDD33_AUD、AVDD_USBレール、および搭載されている場合はモジュール内蔵eMMCのVDDに給電します。LDO電源の使用を推奨します。
• VDD_1V8はチップのPVDD1、PVDD2、AVDD_BRF、AVDD18_DSIレールとパッケージ内蔵メモリーに給電します。
• VDDIOAはチップのVDDIOAレール、搭載されている場合はパッケージ内蔵eMMCのVIO、および外付けFlashに給電します。
• VDDIOA2はチップのVDDIOA2レール（PA00～PA11）に給電します。
• VDDIOBはチップのVDDIOBレールに給電します。

8. リファレンス回路図とピン割り当て¶

データシートには、SF32LB58-MOD搭載開発ボードの完全なリファレンス回路図が掲載されています。電源、リセット、JTAG/SWD、UART、SDIO、LCD、MIPI DSI、オーディオ回路を網羅しています。

データシートには、このリファレンスボード向けの推奨ピン割り当て表もあります。LCD_DPI_24、LCD_DSI、LCD_QSPI、LCD_8080の各ディスプレイ方式について、Raspberry Pi形式ヘッダーへの割り当ても掲載されています。

これらを量産回路図の出発点とし、製品で使用する周辺機能に合わせてピンを選定してください。

9. 回路図設計チェックリスト¶

10. モジュール寸法とPCBフットプリント¶

10.1 モジュール寸法¶

モジュールの外形寸法は24 × 24 × 3.1 mmです。

10.2 推奨PCBフットプリント¶

10.3 外部アンテナコネクター¶

外部アンテナに対応するSKUでは、型番に応じてスタンプホールRF給電部またはIPEX互換コネクターを使用できます。

10.4 PCB設計でのモジュール配置¶

モジュールのアンテナ領域を確保し、部品、銅箔、配線、筐体金属などの導電性構造物がRFキープアウト領域に重ならないようにしてください。アンテナ周辺のクリアランスと検証には、公式モジュールデータシートおよび最終製品の筐体を基準として使用します。

• 可能であればアンテナ領域をホスト基板の端から張り出させ、給電点を基板端の近くに配置します。
• アンテナを基板端から張り出せない場合は、十分なキープアウト領域（銅箔ベタ、配線、部品なし）を設け、可能な範囲でアンテナ直下のホスト基板を切り欠きます。
• 最終製品の設計では、筐体がアンテナに与える影響を評価し、完成品での通信距離試験を含むRF検証を実施してください。

11. 製品の取り扱い¶

11.1 保管条件¶

• 製品は防湿袋（MBB）に密封し、40°C未満／90%RH、結露なしの条件で保管します。
• 真空袋を開封した後は、吸湿感度レベル（MSL）に定められたフロアライフ期間内にモジュールを使用してください。期間を超えた場合、2回目のリフロー前にベーキングが必要です。

11.2 静電気放電 (ESD)¶

組み立ておよび試験時には、SiFli標準のモジュール向けESD取り扱い上の注意に従ってください。

11.3 リフロープロファイル¶

本モジュールのリフロー実装は1回のみを推奨します。

11.4 超音波振動¶

SiFliモジュールを超音波溶着機や超音波洗浄装置の振動にさらさないでください。超音波振動がモジュール内の水晶振動子と共振し、水晶の破損や誤動作を引き起こして、モジュールが動作不能になったり性能が低下したりするおそれがあります。

12. 関連資料¶

• DS5802-SF32LB58-MODデータシート (V0.1)
• SF32LB58xチップの紹介
• SF32LB58xハードウェア設計ガイド
• SF32LB58-DevKit-LCD

13. 改訂履歴¶

本ガイドは初版のDS5802-SF32LB58-MOD V0.1に基づいています。正式かつ最新の改訂内容については、公式PDFを参照してください。

最終更新: 2026-10-19