SF32LB55xハードウェア設計ガイド — PCBレイアウト指針¶

6. PCBレイアウト指針¶

6.1. フットプリントと基板積層¶

選択したQFNまたはBGAパッケージの図面、ランドパターン要件、実装能力に合わせてください。BGAパッケージでは、ボールのファンアウト、ビア構成、ソルダーマスクのルール、製造限界を早い段階で確認する必要があります。

6.1.1. 基板積層と製造工程の参考¶

SiFliはQFN68LとBGA145に従来のPTH工程と4層基板を推奨しています。BGA169では、ブラインド／埋め込みビアを使う1段HDIが推奨されています。資料に示された4層および6層の積層例は、完成基板厚0.7 mm ±10%です。これらは参考構成であり、一般的な制限値ではありません。選択したパッケージ図面を確認し、完成厚と製造能力を基板メーカーに確認してください。

原図では、めっき層とソルダーレジストを含む完成基板厚を0.7 mm ±10%としています。また、L1/L4の銅箔＋めっき厚は0.048 mil（0.001219 mm）、L2/L3の銅箔厚は0.07 mil（0.001778 mm）と記載されています。一般的なPCBの銅厚表記と大きく異なるため、原図どおり転記していますが、製造指定値として使用せず、SiFliと基板メーカーに書面で確認してください。

原図では、めっき層とソルダーレジストを含む6層HDI基板の完成厚を0.7 mm ±10%としています。積層、誘電特性、理論厚は参考値です。実際の材料、銅厚、インピーダンス要件に基づいて基板メーカーに確認してください。

6.1.2. ランドパターン寸法¶

• BGA145/BGA169：ボール径0.25 mm、ピッチ0.5 mm。参考ランドパターンでは、ソルダーマスク開口0.33 mm、メタルマスク開口0.25 mmです。
• QFN68L：周辺パッドは0.2 × 0.55 mm、ピッチ0.35 mm。参考値はソルダーマスク開口0.3 × 0.65 mm、メタルマスク開口0.2 × 0.55 mmです。露出パッドは公称5.49 mm角、範囲は5.39～5.59 mmです。

フットプリントを確定する前に、パッケージ図面と実装メーカーのメタルマスク／ソルダーマスク規則を確認してください。

6.2. 一般的なPCBルール¶

• BUCKのループは短く幅広にし、リターン電流がスイッチングループに近接するようにします。
• RF、水晶振動子、GPADC、オーディオの各領域を、スイッチング電源、ディスプレイクロック、モーター、充電回路から離します。
• 高速メモリーとディスプレイのインターフェースは、連続したリファレンスGND上に配線します。
• ESD保護素子はコネクターの近くに配置し、信号が最初に保護素子を通るように配線します。
• 電源、ブート、デバッグ、RF、量産キャリブレーションに十分なテストポイントを設けます。

6.2.1. 製造クリアランスの参考値¶

以下はSiFliのPTHおよび6層HDI参考ルール図から転記した値です。選択した積層に対する基板メーカーの現行ルールに代わるものではありません。

原図の同一ネット間隔マトリクスでは、一部のセルのみ0 mmと記載され、空欄の組み合わせは規定されていません。記載のない組み合わせにも0 mmを適用できるとは推定しないでください。レイアウト確定前に各ルールを基板メーカーへ確認してください。

6.2.2. 電源とグラウンドのレイアウト¶

• DC-DCのインダクターとコンデンサーは各ピンの近くに配置します。BUCK_VSWは短く幅広にし、ループ面積を小さくします。出力コンデンサーのGNDは複数のビアでプレーンに接続し、BUCK_VOUTのフィードバック配線幅は0.25 mmを超える必要があります。インダクター下の表層銅や無関係な配線を避け、隣接層は連続したGNDプレーンにします。
• PVDD_PMU1（ピン67）のコンデンサーはピンの近くに配置し、配線幅を0.3 mm以上にします。LDO/IOコンデンサーも対応するピンの近くに配置します。配線幅は負荷電流に合わせ、リップルや安定性が重要な電源は短く幅広に配線します。
• QFNの露出パッドは複数のビアでメイングラウンドに直接接続します。特にRFとPMU周辺で確実に接続してください。BGA145とBGA169のRFグラウンドボールはC12、C13、D12、E13です。BGA145のボールマップ、BGA169デバイス1のボールマップ、BGA169デバイス2のボールマップに従ってメイングラウンドへ接続してください。D2とB3がPMUグラウンドボールとなるのはBGA169のみです。BGA145ではD2はPA79、B3はBUCK2_VOUTです。異なるグラウンドボールを表層銅で相互接続しないでください。

原図との照合: 原文の説明では、RFグラウンドボールの一覧でE13が重複しています。一方、RFグラウンド図ではAVSS_TRFがC13、AVSS_RRFがE13、AVSS_BBがC12、AVSS_VCOがD12です。上記の座標は図のラベルに基づいています。配線前に対象パッケージのボールマップでも確認してください。

6.2.3. EMI、ESD、保護¶

可能であれば、クロックやノイズの大きい電源配線を内層に配置します。ESD保護素子はコネクター近くに置き、信号が基板に入る前に保護素子を通るようにし、分岐スタブを作らないでください。GNDへの経路は短く幅広にし、ビアでプレーンへ直接接続します。USB充電のテストポイントはTVSのコネクター側に置きます。バッテリー入力のTVSはコネクターと基板負荷の間に置き、チップまでの経路が最初にTVSを通るようにして、GND接続を短くします。

6.3. インターフェース配線¶

クロック配線は短くし、シールドするとともに、高速デジタル信号から分離します。RFは50 Ωの伝送路として設計し、マッチング回路を小さくまとめます。ストレージとディスプレイの配線は、速度に応じた長さ制御を行い、バスごとにまとめて配線します。オーディオとGPADCの信号はシールドし、スイッチング電流から遠ざけます。

6.3.1. 水晶振動子の配置と配線¶

• 各水晶振動子はシールド領域内に配置し、基板端から1 mm超、PA、充電器、PMUなどの発熱源から5 mm超離します。水晶振動子の周囲に0.25 mm以上のクリアランスを確保します。
• 48 MHz水晶振動子の配線はトップ層とし、長さを3～10 mm、幅を0.1 mmとします。48M_XIと48M_XOの間隔は0.15 mm以上とし、元の配線モデルに従って、三次元的にGNDでシールドします。VBAT、DC-DC、高速信号から離してください。元の説明文では、水晶振動子領域の下のトップ層と隣接層を銅箔禁止とし、無関係な配線をその領域に通さないよう求めています。
• 32.768 kHz水晶振動子の配線はトップ層とし、長さを10 mm以下、幅を0.1 mmとします。XIとXOの間隔を0.15 mm以上確保し、三次元的にGNDでシールドします。元の説明文では、水晶振動子領域の下のトップ層と隣接層を銅箔禁止とし、無関係な配線をその領域に通さないよう求めています。

6.3.2. RFと高速インターフェース¶

RFマッチング回路はアンテナ側ではなくチップの近くに配置します。AVDD_BRFのコンデンサーをピンの近くに置き、そのGNDをメイングラウンドへ直接接続します。RF配線はトップ層で層変更せず、インピーダンスを50 Ωに制御します。元の説明文では幅10 mil超が推奨されていますが、元のチェックリストでは幅10 mil以上が必須項目です。この推奨値と必須の下限を区別し、最終的な配線幅は選択した基板スタックアップに基づく50 Ω設計で決めてください。両側を三次元的にGNDシールドし、ステッチングビアを配置して、鋭角を避けます。DC-DC、VBAT、クロック、高速I2C/SPI/SDIO/I2S/UARTはRF領域から離してください。

MIPI_DSIは差動インピーダンス100 Ωで配線し、データ差動ペアをクロックペアに対して長さ整合します。OPI PSRAMおよびLCDC SPI/QSPIバスも長さを整合します。可能な場合はクロックとI2C配線をGNDでガードし、無関係な信号との長い並走を避けます。

6.3.3. アナログ信号の配線¶

GPADC配線を三次元的にGNDシールドし、ノイズの多いバッテリー電圧／温度検出経路から離します。必要な整定時間に照らして、分圧抵抗のインピーダンスと漏れ電流も確認してください。

6.4. PCBレイアウトチェックリスト¶

以下の各表は、PCBレイアウトレビューの項目ごとにまとめています。「対象」列がない場合、その行はワークブックが対象とする全バリアントに適用されます。

6.4.1. パッケージ¶

6.4.2. 電源¶

6.4.3. 電源コンデンサーとインダクターの配置¶

6.4.4. クロック¶

原資料の補足: 元の説明文では水晶振動子領域の下のトップ層と隣接層を銅箔禁止としています。チェックリストでは、4層基板のトップ層と、必要に応じて第 2・第 3 層を指定しています。一方、48 MHzの配線モデルと32.768 kHzの配線モデルには、XI/XO配線の下にL2のGNDプレーンが描かれています。銅箔禁止が水晶振動子のパッケージ直下だけに適用されるのか、配線領域にも及ぶのか、また各層の指定がどう対応するのかは明確ではありません。レイアウト確定前にSiFliへ確認し、推測で補わないでください。

6.4.5. ボタン¶

6.4.6. RF¶

6.4.7. 高速信号¶

6.4.8. ADC¶

6.4.9. テストポイント¶

6.4.10. GND¶

最終更新: 2026-10-19