SF32LB55x 하드웨어 설계 가이드 — PCB 레이아웃 가이드라인¶

6. PCB 레이아웃 가이드라인¶

6.1. 풋프린트 및 스택업¶

선택한 QFN 또는 BGA 패키지의 패키지 도면, 랜드 패턴 요구 사항, 조립 공정 능력을 기준으로 하십시오. BGA 패키지는 볼 이스케이프, 비아 전략, 솔더 마스크 규칙, 제작 한계를 일찍 확인해야 합니다.

6.1.1. 스택업 및 제작 참고 자료¶

SiFli는 QFN68L과 BGA145에는 일반적인 PTH 공정과 4층 기판을 권장합니다. BGA169에는 블라인드/매립 비아를 사용하는 1단계 HDI를 참고 자료에서 권장합니다. 예시로 나온 4층 및 6층 스택업의 완성 두께는 0.7 mm ±10%입니다. 이는 참고용 구성이며 범용 한계가 아닙니다. 선택한 패키지 도면, 완성 두께, 공정 능력을 기판 제작업체에 확인하십시오.

원본 그림은 도금과 솔더 마스크를 포함한 기판 완성 두께를 0.7 mm ±10%로 지정합니다. L1/L4 구리와 도금을 합한 두께는 0.048 mil(0.001219 mm)로, L2/L3 구리 두께는 0.07 mil(0.001778 mm)로 인쇄되어 있습니다. 이 값들은 일반적인 PCB 구리 두께 표기와 크게 다릅니다. 인쇄된 그대로 옮겨 적은 것이며 제작 목표값이 아닙니다. 사용하기 전에 SiFli와 기판 제작업체의 서면 확인을 받으십시오.

원본 그림은 도금과 솔더 마스크를 포함한 6층 HDI 기판의 완성 두께를 0.7 mm ±10%로 지정합니다. 스택업, 유전체 파라미터, 이론 두께는 참고용입니다. 실제 재료, 구리 중량, 임피던스 요구 사항에 대해 기판 제작업체가 검증하도록 하십시오.

6.1.2. 랜드 패턴 치수¶

• BGA145/BGA169: 볼 직경 0.25 mm, 피치 0.5 mm. 참고 랜드 패턴은 0.33 mm 솔더 마스크 개구부와 0.25 mm 페이스트 개구부를 보여줍니다.
• QFN68L: 외곽 패드는 0.35 mm 피치에서 0.2 × 0.55 mm입니다. 참고 자료는 0.3 × 0.65 mm 솔더 마스크 개구부와 0.2 × 0.55 mm 페이스트 개구부를 보여줍니다. 노출 패드는 공칭 5.49 mm 정사각형이며 범위는 5.39~5.59 mm입니다.

풋프린트를 릴리스하기 전에 패키지 도면과 조립업체의 스텐실 및 솔더 마스크 규칙을 확인하십시오.

6.2. 일반 PCB 규칙¶

• BUCK 루프는 짧고 넓게 유지하고, 리턴 전류는 스위칭 루프에 가깝게 흐르도록 합니다.
• RF, 크리스털, GPADC, 오디오 영역은 스위칭 전원, 디스플레이 클럭, 모터, 충전기에서 멀리 둡니다.
• 고속 메모리 및 디스플레이 인터페이스는 연속된 기준 그라운드 위로 라우팅합니다.
• ESD 보호 소자는 커넥터 가까이에 배치하고 신호가 먼저 보호 소자를 거치도록 라우팅합니다.
• 전원, 부트, 디버그, RF, 양산 캘리브레이션에 충분한 테스트 포인트를 제공합니다.

6.2.1. 제작 클리어런스¶

다음 값은 SiFli의 PTH 및 6층 HDI 참고 규칙 그림에서 옮겨 적은 것입니다. 선택한 스택업에 대한 제작업체의 최신 규칙을 대체하지 않습니다.

각 원본 그림의 동일 넷 매트릭스에서는 일부 셀만 0 mm로 표시되어 있으며 빈 셀은 지정되지 않은 것입니다. 나열되지 않은 조합도 0 mm 클리어런스를 허용한다고 추정하지 마십시오. 레이아웃을 릴리스하기 전에 모든 규칙을 PCB 제작업체에 확인하십시오.

6.2.2. 전원 및 그라운드 레이아웃¶

• DC-DC 인덕터와 커패시터는 해당 핀 가까이에 배치하십시오. BUCK_VSW는 짧고 넓게 유지하고, 루프 면적을 최소화하고, 출력 커패시터의 그라운드는 여러 개의 비아로 플레인에 연결하며, BUCK_VOUT 피드백 트레이스는 0.25 mm보다 넓게 만드십시오. 인덕터 아래에는 표면 구리나 관련 없는 트레이스를 두지 말고, 인접 레이어에 솔리드 그라운드 플레인을 사용하십시오.
• PVDD_PMU1(핀 67) 커패시터는 핀 가까이에 배치하고 폭이 0.3 mm 이상인 트레이스를 사용하십시오. LDO/IO 커패시터는 해당 핀 가까이에 배치하고, 트레이스는 부하 전류에 맞게 선정하며 리플이나 안정성에 민감한 곳에서는 짧고 넓게 유지하십시오.
• QFN 노출 패드는 특히 RF 및 PMU 영역 근처에서 여러 개의 비아로 메인 그라운드에 직접 연결합니다. BGA145와 BGA169에서는 BGA145 볼 맵, BGA169 디바이스 1 볼 맵, BGA169 디바이스 2 볼 맵에 표시된 대로 RF 그라운드 볼 C12, C13, D12, E13을 메인 그라운드에 연결합니다. BGA169에서 D2와 B3은 PMU 그라운드 볼이며, BGA145에서 D2는 PA79, B3은 BUCK2_VOUT입니다. 분리된 그라운드 볼을 표면 구리로 서로 이어 붙이지 마십시오.

원본 맵 설명: 원본 본문은 RF 그라운드 볼 목록에서 E13을 반복합니다. RF 그라운드 그림에는 AVSS_TRF가 C13, AVSS_RRF가 E13, AVSS_BB가 C12, AVSS_VCO가 D12로 표시되어 있습니다. 위의 좌표는 그림을 따랐으며, 라우팅 전에 선택한 패키지의 볼 맵과 대조해 확인하십시오.

6.2.3. EMI, ESD 및 보호¶

가능하면 클럭과 노이즈가 큰 전원 경로는 내부 레이어에 두십시오. ESD 소자는 커넥터에 배치하여 각 신호가 분기 스터브 없이 소자를 거친 뒤 보드로 들어가도록 하고, 플레인으로 직접 연결되는 비아가 있는 짧고 넓은 그라운드 경로를 사용합니다. USB 충전에서는 테스트 포인트를 TVS의 커넥터 쪽에 배치합니다. 배터리 입력에서는 TVS를 커넥터와 보드 부하 사이에 배치하여 칩으로 가는 경로가 TVS를 먼저 지나도록 하고, TVS의 그라운드 연결은 짧게 유지합니다.

6.3. 인터페이스 라우팅¶

클럭 트레이스는 짧게 유지하고 그라운드 실드를 적용해 빠른 디지털 신호와 격리하는 것이 좋습니다. RF는 소형 매칭 회로를 포함한 50 Ω 경로로 제어하는 것이 좋습니다. 스토리지 및 디스플레이 트레이스는 속도에 맞춰 길이를 제어하고 그룹 버스로 라우팅하는 것이 좋습니다. 오디오 및 GPADC 신호에도 그라운드 실드를 적용하고 스위칭 전류에서 멀리 두는 것이 좋습니다.

6.3.1. 크리스털 배치 및 라우팅¶

• 각 크리스털은 차폐 영역 안에 배치하고, 기판 가장자리에서 1 mm보다 멀리, PA, 충전기, PMU 같은 열원에서 5 mm보다 멀리 둡니다. 크리스털 주위에는 최소 0.25 mm의 클리어런스를 확보합니다.
• 48 MHz 크리스털 트레이스는 상단 레이어에 라우팅하고 길이는 3~10 mm, 폭은 0.1 mm로 유지합니다. 원본 라우팅 모델과 같이 48M_XI와 48M_XO 사이에 0.15 mm 이상의 간격을 두고 3차원 그라운드 실드를 적용합니다. 트레이스는 VBAT, DC-DC, 고속 신호에서 멀리 둡니다. 원본 본문은 크리스털 영역 아래의 상단 및 인접 레이어에 구리 금지 구역을 두고 해당 영역을 통과하는 관련 없는 라우팅을 금지하도록 요구합니다.
• 32.768 kHz 크리스털 트레이스는 상단 레이어에 라우팅하고 길이는 10 mm 이하, 폭은 0.1 mm로 유지합니다. XI와 XO 사이에 0.15 mm 이상의 간격을 두고 3차원 그라운드 실드를 적용합니다. 원본 본문은 크리스털 영역 아래의 상단 및 인접 레이어에 구리 금지 구역을 두고 해당 영역을 통과하는 관련 없는 라우팅을 금지하도록 요구합니다.

6.3.2. RF 및 고속 인터페이스¶

RF 매칭 회로는 안테나 쪽이 아니라 칩 가까이에 배치합니다. AVDD_BRF 커패시터는 핀 가까이에 두고 그라운드를 메인 그라운드에 직접 연결합니다. RF는 레이어를 변경하지 않고 상단 레이어에 라우팅하며 임피던스를 50 Ω으로 제어합니다. 원본 본문은 트레이스 폭 10 mil 초과를 권장하지만 원본 체크리스트는 ≥10 mil을 필수로 표시합니다. 이 차이를 유지하고, 선택한 스택업에서 50 Ω이 되도록 최종 트레이스 폭을 정합니다. 3차원 그라운드 실드와 양쪽의 스티칭 비아를 적용하고, 급격한 꺾임을 피하며 DC-DC, VBAT, 클럭, 고속 I2C/SPI/SDIO/I2S/UART는 RF 영역에서 멀리 둡니다.

MIPI_DSI는 100 Ω 차동 쌍으로 라우팅하고 데이터 쌍의 길이를 클럭 쌍에 맞춥니다. OPI PSRAM과 LCDC SPI/QSPI 버스는 길이를 맞춥니다. 가능하면 클럭과 I2C 경로를 그라운드로 가드하고, 관련 없는 신호와 길게 나란히 진행하는 것을 피합니다.

6.3.3. 아날로그 라우팅¶

GPADC 경로에는 3차원 그라운드 실드를 적용하고, 노이즈가 큰 배터리 전압 및 온도 감지 경로에서 멀리 둡니다. 필요한 안정화 시간을 고려해 분압기 임피던스와 누설을 검토하십시오.

6.4. PCB 레이아웃 체크리스트¶

아래 각 표는 하나의 PCB 레이아웃 검토 영역을 다룹니다. 적용 대상 열이 없는 경우 해당 행은 워크북이 다루는 모든 변형(variant)에 적용됩니다.

6.4.1. 패키지¶

6.4.2. 전원 공급¶

6.4.3. 전원 커패시터 및 인덕터 배치¶

6.4.4. 클럭¶

원본 설명: 원본 본문은 크리스털 영역 아래의 상단 및 인접 레이어에 구리 금지 구역을 두도록 요구하며, 체크리스트는 4층 기판에서는 상단 레이어를, 필요한 경우 2층과 3층을 지정합니다. 48 MHz 라우팅 모델과 32.768 kHz 라우팅 모델은 모두 XI/XO 라우팅 아래에 L2 그라운드 플레인이 있는 것으로 그려져 있습니다. 원본은 금지 구역이 크리스털 패키지 아래에만 적용되는지 라우팅 아래에도 적용되는지, 그리고 레이어 요구 사항이 어떻게 대응되는지 밝히지 않습니다. 릴리스 전에 필요한 금지 구역을 SiFli에 확인하고 추정하지 마십시오.

6.4.5. 버튼¶

6.4.6. RF¶

6.4.7. 고속 신호¶

6.4.8. ADC¶

6.4.9. 테스트 포인트¶

6.4.10. 그라운드¶

최종 업데이트: 2026-10-19