SF32LB57x 硬件设计指南 — 时钟、RF 与用户接口¶

5.3. 时钟生成¶

时钟生成涵盖 48 MHz 主晶体、32.768 kHz RTC 晶体，以及影响 RF、蓝牙（Bluetooth）、RTC 精度和低功耗表现的校准条件。原理图评审和 PCB 布局阶段都应同步检查晶体选型与布局约束。

5.3.1. 48 MHz 主晶体¶

建议参数：

来源指南指出，CL 和 ESR 越小，晶体功耗越低。48 MHz 晶体旁应预留并联匹配电容焊位；来源指南说明，CL 小于 12 pF 时无需焊接该电容。

布局布线要求：

• 晶体靠近芯片管脚，建议放在屏蔽罩区域内。
• 远离 PA、充电、PMU、DC/DC、电池和高速数字信号。
• 走线建议布在表层，线宽为 0.1 mm、长度为 3 mm 到 10 mm。按来源布局图，48M_XI 与 48M_XO 走线之间至少保持 0.15 mm 间距。
• TOP 层晶体禁布区按参考设计执行，晶体下方不要走信号线。来源指南对相邻层地铜的要求存在冲突，见下方说明。
• 对振荡走线做立体包地，但避免地铜过于靠近振荡走线。

48 MHz 晶体的负载电容范围为 7 pF 到 12 pF，推荐值约为 8.8 pF。应在产品硬件上验证所选晶体与振荡电路的匹配，并确认频率误差；量产启动调试流程应包含晶体频率校准，不要假定默认软件设置适用于所有晶体。

5.3.2. 32.768 kHz RTC 晶体¶

建议参数：

来源指南指出，降低 CL 和 ESR 有助于降低晶体功耗。32.768 kHz 晶体可选 7 pF 或 11.5 pF 负载电容；来源指南说明，这两种规格均无需外接匹配电容。若选用其他负载电容规格，则需实测电路并确定所需的匹配电容。

布局布线要求：

• 晶体靠近芯片，走线尽量短。
• 走线线宽为 0.1 mm、长度不超过 10 mm。按来源布局图，32K_XI 与 32K_XO 走线之间至少保持 0.15 mm 间距，并进行立体包地。
• TOP 层晶体禁布区按参考设计执行，晶体下方不要走信号线。来源指南对相邻层地铜的要求存在冲突，见下方说明。
• 晶体区域应远离电源、RF、USB、SDIO、显示时钟和充电噪声。

32.768 kHz 晶体的 CL 需要与寄存器配置匹配：7 pF 时 PMUC->LXT_CR->CAP_SEL = 0，11.5 pF 时 PMUC->LXT_CR->CAP_SEL = 1。推荐晶体列表以 7 pF 为主，若固件默认配置采用其他负载电容选项，请在 EVT 前于固件中确认该设置。

5.3.3. 低功耗时钟输出¶

在睡眠（Sleep）、深度睡眠（DeepSleep）、待机（Standby）和休眠（Hibernate）模式下，PA24 到 PA27 可输出 RC10K 时钟或 32.768 kHz 时钟。

在睡眠（Sleep）、深度睡眠（DeepSleep）和待机（Standby）模式下，PA24 到 PA27 还可输出由 LPTIM2 生成的 PWM 时钟，最高频率为 16 kHz。

5.4. RF¶

5.4.1. RF 原理图¶

RF 设计关键要求：

• 天线链路预留 π 型匹配网络焊盘，用于杂散滤波和天线调试。
• 原理图参考电路显示：并联位预留 NC 电容焊盘，串联位为 15 pF / 50 V 电容。来源指南同时说明，若天线已完成阻抗匹配，则无需额外增加匹配器件。应结合天线设计和 RF 实测结果确定哪些焊盘需要装件，不要将图示装配方案视为所有设计的固定要求。
• 匹配网络靠近芯片 RF 管脚端放置，而不是靠近天线端。
• AVDD_BRF 滤波电容靠近芯片放置，接地端通过就近过孔直接连到主地。
• 天线、匹配网络、RF ESD 和连接器应整体规划。

5.4.2. RF PCB¶

PCB 要求：

• RF 走线按单端 50 Ω 阻抗控制。
• RF 走线优先布在表层，尽量减少过孔和换层。
• 避免锐角和直角。
• 两侧铺地铜，并打地过孔形成隔离带（via fence）。
• RF 走线下方保持连续的参考地。
• 远离 DC/DC、晶体、USB、SDIO、显示时钟、充电大电流线和其他强噪声区域。

5.4.3. RF 启动调试与校准¶

RF 性能必须通过实测确认，不能只依赖原理图连接正确。

建议的启动调试项目：

• 确认 48 MHz 晶体频率误差和启动稳定性。
• 使用传导测试确认发射功率、频率误差、接收灵敏度和调制质量。
• 根据整机外壳、电池、屏蔽罩和天线位置调整 π 型匹配网络。
• 验证屏幕点亮、充电、USB、SDIO、显示刷新、马达和音频工作时的 RF 性能。
• 产线夹具应支持晶体校准、基础 RF 测试和固件下载。

5.5. 用户接口¶

5.5.1. 显示、触摸与背光¶

显示、触摸与背光应作为一个接口组评审，因为面板时序、电源时序、FPC 走线、触摸唤醒、ESD 和背光噪声在板级启动调试阶段经常相互影响。

5.5.2. 显示接口选择¶

SF32LB57x 的显示控制器（LCDC）支持多种显示接口类型，具体支持范围因所选型号而异。

常见显示参数和器件示例：

• 显示控制器支持 3 线 SPI、4 线 SPI、双数据线 SPI、Quad-SPI、16 位 RGB、16 位 MCU 8080、16 位 EPD，以及串行/并行 JDI。
• 显示色彩深度可覆盖 RGB888、RGB666、RGB565、RGB111 等模式，最高分辨率可到 1024 x 1024；请针对所选型号确认实际支持的模式。
• 高分辨率项目应尽早评估接口带宽、显示 RAM、PSRAM 带宽和刷新策略。
• 如果项目不需要自定义管脚分配，建议优先采用 SDK 已适配或参考设计中所选面板接口对应的 IO 组合。矩阵路由灵活性高，但使用软件已支持的 IO 组合可降低驱动开发和启动调试的风险。
• 面板初始化、上电时序和接口模式必须以面板厂商规格书为准。

以下各表给出每种显示接口类型的信号与管脚对应关系，请根据所选面板的接口类型查阅对应表格。

LCDC_IF24 到 LCDC_IF29 在所有 RGB 模式下均未使用。

5.5.3. 显示与触摸设计要点¶

• 显示和背光电源应分别控制；除非产品另有要求，上电时默认关闭。
• 高速显示时钟线可预留串联电阻和并联 NC 电容焊位，用于 EMI 调试。
• FPC、显示连接器和触摸走线应远离 RF 天线区域。
• 触摸 INT 若需要唤醒系统，应连接到可唤醒 GPIO。
• 显示屏、触摸 IC 与 MCU 的 IO 电压域应匹配。
• 对暴露在产品外部的显示和触摸接口应配置 ESD 防护。
• SPI/QSPI 显示优先使用专用复用管脚组；RGB、8080、EPD 等高速并行接口应优先选择支持高速输出的管脚组，并在 PCB 布局中保持时序一致。
• SPI/QSPI 使用矩阵映射时，时钟建议限制在 50 MHz 以内；GPIO 驱动能力按 DS1 = 0, DS0 = 1 配置。
• RGB、MCU8080、EPD 信号速率超过 30 MHz 时，矩阵映射优先使用 PA22 到 PA50；PA52 到 PA54 仅用于 B1 到 B6 信号。

5.5.4. 显示启动调试顺序¶

建议按以下顺序启动调试显示，避免同时引入太多变量：

1. 验证显示电源、复位脚、背光/使能脚和屏 ID 读取。
2. 使用最低稳定接口速率点亮纯色屏，确认 RGB 顺序、颜色深度和扫描方向。
3. 验证局部刷新窗口、TE 信号、帧同步或命令/视频模式行为。
4. 再逐步提高接口速率，加入 LVGL、ePicasso、DMA 和背光调光。
5. 最后验证睡眠、唤醒、灭屏、亮屏、充电器插拔以及蓝牙连接状态下的工作情况。

若出现花屏、撕裂、颜色错误或偶发不刷新，应优先检查面板初始化、接口时序、像素格式、刷新窗口、缓存一致性和 FPC 信号完整性。

5.5.5. 音频¶

音频应作为一个噪声敏感子系统整体评审：MIC_BIAS、音频参考、模拟输入、DAC 输出、数字音频时钟、外部 PA 控制和整机声学结构需要一起检查。

SF32LB57x 提供 2 路模拟 ADC 输入，每路均支持单端或差分输入；提供 1 路差分模拟 DAC 输出，需搭配外部 PA 驱动扬声器或耳机；另有 2 路 PDM 数字麦克风接口，最多可同时连接 4 个数字麦克风。

5.5.6. 模拟音频输入¶

设计要点：

• MIC_BIAS、AUD_VREF、AVDD33_AUD 去耦电容靠近芯片。
• 模拟麦克风输入需要隔直电容，推荐容量不小于 2.2 μF。
• 模拟输入器件靠近芯片对应管脚放置。
• ADCP 等模拟输入走线短、远离噪声源，并做接地屏蔽。
• 复用 GPIO 的模拟输入脚启用模拟功能时，应按要求配置高阻。

参考电路中，每路麦克风通过 1 kΩ 电阻接入 MIC_BIAS，并配置 4.7 μF 偏置去耦、2.2 μF 串联输入电容，以及 ADC 输入端对地的 10 nF 电容。这些是图示参考电路中的取值；实际设计应结合所选麦克风和模拟输入电路确认。

参考图中，每路 PDM 接口连接两个麦克风，共用该接口的时钟和数据线；两个麦克风的 SELECT 管脚采用不同电平配置，以区分左、右声道。每个麦克风的电源端附近还配置了 100 nF 旁路电容。图中数据网络标为 PDM1_DAT 和 PDM2_DAT，而信号表使用 PDM1_DATA 和 PDM2_DATA；设计时应按所选型号的管脚/矩阵表核对准确名称。

5.5.7. 模拟音频输出¶

设计要点：

• DACP/DACN 按差分形式走线。
• 两条线尽量短且等长，远离 RF、DC/DC、USB、SDIO 和显示时钟。
• 输出端阻容匹配网络靠近芯片端放置。
• 寄生电容应满足音频指标要求。
• 音频电源和参考电压路径应保持低噪声，并尽量短。

请参考图 5.5-3 中的推荐电路。虚线框内的差分低通滤波器必须靠近芯片管脚放置，以抑制高频干扰并提升音频输出的信噪比。

图示 NS4150B 参考级使用 +5 V 供电、100 nF DAC 输入耦合电容、43.2 kΩ 输入电阻，并通过 PA51 控制功放使能，另设 5.1 MΩ 下拉电阻。图中标注功放静态电流为 3 mA、关断电流为 0.1 μA、下拉电阻电流为 0.6 μA。这些数值仅对应图示电路，不代表所有 PA 的通用规格；应结合所选功放和系统要求核验。

5.5.8. 数字音频¶

I2S 和 PDM 接口应关注：

• 外设 IO 电压匹配。
• 时钟线长度、串扰和参考地连续性。
• 麦克风、Codec、PA 和主控之间的电源时序。
• 确保睡眠状态下数字音频外设进入安全状态。

5.5.9. 音频验证建议¶

音频问题常同时涉及硬件、结构、软件增益和电源噪声。建议验证：

• 空闲噪声、录音噪声、播放噪声，以及充电时的噪声。
• 显示刷新、蓝牙发射、马达振动、USB 接入和 SDIO 访问时的串扰。
• 麦克风偏置电压、隔直电容极性/容量和输入共模范围。
• DACP/DACN 差分输出幅度、负载匹配和外部 PA 输入范围。
• PDM/I2S 时钟频率、左右声道映射和采样率配置。

5.5.10. 摄像头¶

摄像头接口支持最高 16 位 DVP，以及 2 数据线 SPI 或 4 数据线 QSPI。设计要点如下：

• 确认摄像头接口位宽、时钟、同步信号和数据线管脚复用。
• 摄像头电源、复位、PWDN 和时钟应可由主控控制。
• 摄像头数据线和时钟线应保持组内长度一致，远离 RF 和模拟信号。
• 高速摄像头走线应具备完整参考地。
• 摄像头 FPC 和连接器应增加必要 ESD 保护。

建议的摄像头启动调试顺序：

• 先确认摄像头电源、复位、PWDN、MCLK 和 I2C/SPI 控制通路。
• 再读取传感器 ID，确认初始化表和输出格式。
• 使用低分辨率、低帧率模式验证 PCLK、VSYNC、HSYNC/HREF 和数据线映射。
• 基本通路稳定后，再提高分辨率和帧率，并结合显示刷新、存储写入和蓝牙连接一起测试。

10 位 DVP 摄像头在 GPIO 紧张时建议按 8 位接线；仅在 GPIO 余量充足时再连接全部数据位。

5.5.11. 按键与马达¶

• 电源/复位按键必须使用 PA34，高电平有效；该管脚默认下拉为低电平，按下后变为高电平。PA34 支持 10 秒长按硬件复位，且 10 kΩ 下拉电阻必须放置在主板上。
• 采用分压式 GPADC 按键设计时，通过分压电压区分各按键，并在管脚附近就近放置一颗 0.1 μF 对地滤波电容以提高采样精度。
• 参考电路中的按键电阻为 1.1 kΩ、2.8 kΩ 和 5.1 kΩ，并配置 10 kΩ 下拉电阻与 100 nF 滤波电容。以上为图示参考值；应结合实际供电和电阻误差核验 ADC 按键阈值。
• 外部按键应配置 ESD 防护。

实现触觉反馈时，应参考 SF32LB57x 振动马达参考电路。低功耗产品中，马达电源应可关断，PWM/控制管脚不得与启动、显示、存储或调试需求冲突。

最后更新: 2026-10-21