SF32LB57x Hardware-Design-Leitfaden — Takt, RF & Benutzerschnittstellen¶

5.3. Takterzeugung¶

Die Takterzeugung umfasst den 48-MHz-Hauptquarz, den 32,768-kHz-RTC-Quarz sowie die Kalibrierbedingungen, die RF, Bluetooth, RTC-Genauigkeit und das Energiesparverhalten beeinflussen. Berücksichtigen Sie die Quarzauswahl und Layout-Randbedingungen bei der Schaltplanprüfung und Bauteilplatzierung.

5.3.1. 48-MHz-Hauptquarz¶

Empfohlene Parameter:

Laut Quellleitfaden sinkt die Verlustleistung des Quarzes, wenn CL und ESR kleiner sind. Sehen Sie neben dem 48-MHz-Quarz einen Footprint für einen parallel geschalteten Anpasskondensator vor. Bei einem Quarz mit CL unter 12 pF muss dieser Kondensator laut Quelle nicht bestückt werden.

Layout-Anforderungen:

• Platzieren Sie den Quarz nahe an den Chip-Pins, bevorzugt innerhalb der Abschirmhaube.
• Halten Sie ihn von PA, Lader, PMU, DC/DC, Akku und Hochgeschwindigkeits-Digitalleitungen fern.
• Routen Sie ihn nach Möglichkeit auf der Top-Lage, mit einer Leiterbahnbreite von 0,1 mm und einer Länge von 3 mm bis 10 mm. Halten Sie zwischen 48M_XI und 48M_XO mindestens 0,15 mm Abstand ein, wie in der Quell-Layoutabbildung gezeigt.
• Halten Sie den Freihaltebereich des Quarzes auf der Top-Lage konsistent mit dem Referenzdesign und routen Sie keine Signale unter dem Quarz. Die Quelle enthält widersprüchliche Angaben zu Massekupfer auf der benachbarten Lage; siehe den folgenden Hinweis.
• Verwenden Sie eine dreidimensionale Masseabschirmung, platzieren Sie Masse jedoch nicht zu nahe an den Oszillationsleitungen.

Der spezifizierte Lastkapazitätsbereich des 48-MHz-Quarzes beträgt 7 bis 12 pF; empfohlen werden etwa 8,8 pF. Prüfen Sie den gewählten Quarz zusammen mit der Oszillatorschaltung auf der Produkthardware und bestätigen Sie den Frequenzfehler. Die Quarzfrequenzkalibrierung gehört zur Produktionsinbetriebnahme; gehen Sie nicht davon aus, dass die Software-Standardeinstellung für jeden Quarz geeignet ist.

5.3.2. 32,768-kHz-RTC-Quarz¶

Empfohlene Parameter:

Laut Quelle sinkt die Verlustleistung des Quarzes, wenn CL und ESR kleiner sind. Bei 7 pF und 11,5 pF ist kein externer Anpasskondensator erforderlich. Bei anderen Lastkapazitäten muss die Schaltung vermessen werden, um den erforderlichen Anpasswert zu bestimmen.

Layout-Anforderungen:

• Platzieren Sie den Quarz nahe am Chip und halten Sie die Leitungen kurz.
• Begrenzen Sie die Leiterbahnbreite auf 0,1 mm und die Länge auf höchstens 10 mm. Halten Sie zwischen 32K_XI und 32K_XO mindestens 0,15 mm Abstand ein, wie in der Quell-Layoutabbildung gezeigt, und ergänzen Sie eine dreidimensionale Masseabschirmung.
• Halten Sie den Freihaltebereich des Quarzes auf der Top-Lage konsistent mit dem Referenzdesign und routen Sie keine Signale unter dem Quarz. Die Quelle enthält widersprüchliche Angaben zu Massekupfer auf der benachbarten Lage; siehe den folgenden Hinweis.
• Halten Sie den Quarzbereich von Störungen durch Stromversorgung, RF, USB, SDIO, Display-Takte und Ladeelektronik fern.

Das CL des 32,768-kHz-Quarzes muss zur Registerkonfiguration passen: für 7 pF PMUC->LXT_CR->CAP_SEL = 0 setzen; für 11,5 pF PMUC->LXT_CR->CAP_SEL = 1 setzen. Bestätigen Sie diese Einstellung vor dem EVT in der Firmware, da die empfohlene Quarzliste überwiegend 7 pF vorsieht, während manche Firmware-Standardwerte eine andere Lastkapazität verwenden können.

5.3.3. Taktausgänge für Energiesparzustände¶

In den Modi Sleep, DeepSleep, Standby und Hibernate können die Pins PA24 bis PA27 entweder den RC10K-Takt oder einen 32,768-kHz-Takt ausgeben.

In Sleep, DeepSleep und Standby können PA24 bis PA27 außerdem einen von LPTIM2 erzeugten PWM-Takt mit bis zu 16 kHz ausgeben.

5.4. RF¶

5.4.1. RF-Schaltplan¶

Wesentliche RF-Schaltplananforderungen:

• Reservieren Sie im Antennenpfad ein Lötflächenmuster für ein π-Anpassnetzwerk, um Störaussendungen zu filtern und die Antenne abzustimmen.
• Die Referenzschaltung zeigt NC-Bestückungspositionen für die Shunt-Kondensatoren und einen 15-pF-/50-V-Serienkondensator. Der Quelltext sagt außerdem, dass eine bereits impedanzangepasste Antenne keine zusätzlichen Anpassbauteile benötigt. Legen Sie anhand des Antennendesigns und der RF-Messungen fest, welche Positionen bestückt werden; die dargestellte Bestückung ist nicht universell.
• Platzieren Sie das Anpassnetzwerk nahe am RF-Pin des Chips, nicht am antennenseitigen Ende.
• Platzieren Sie den AVDD_BRF-Filterkondensator nahe am Chip und verbinden Sie seine Masse über nahegelegene Vias direkt mit der Hauptmasse.
• Planen Sie Antenne, Anpassnetzwerk, RF-ESD und Steckverbinder als zusammenhängende Signalkette.

5.4.2. RF-PCB¶

PCB-Anforderungen:

• Führen Sie die RF-Leitung als unsymmetrische 50-Ω-Leitung aus.
• Bevorzugen Sie ein Routing auf der Top-Lage mit möglichst wenigen Vias und Lagenwechseln.
• Vermeiden Sie scharfe Winkel und rechtwinklige Ecken.
• Ergänzen Sie beidseitig Massekupfer und Via-Zäune.
• Sorgen Sie unter der RF-Leitung für eine durchgehende Referenzmasse.
• Halten Sie RF von DC/DC, Quarzen, USB, SDIO, Display-Takten, Hochstrom-Ladepfaden und anderen Störbereichen fern.

5.4.3. RF-Inbetriebnahme und Kalibrierung¶

Verifizieren Sie die RF-Leistung durch Messungen; ein korrekter Schaltplan ist nur der Ausgangspunkt.

Empfohlene Prüfungen bei der RF-Inbetriebnahme:

• Bestätigen Sie Frequenzfehler und Anlaufstabilität des 48-MHz-Quarzes.
• Prüfen Sie Sendeleistung, Frequenzfehler, Empfängerempfindlichkeit und Modulationsqualität mit einer leitungsgebundenen Messung.
• Stimmen Sie das π-Anpassnetzwerk mit dem endgültigen Gehäuse, dem Akku, der Abschirmhaube und der Antennenplatzierung ab.
• Verifizieren Sie die RF-Leistung bei eingeschaltetem Display und während des Ladens sowie bei aktiver USB-/SDIO-Kommunikation, Bildschirmaktualisierung, Motor- und Audiobetrieb.
• Stellen Sie sicher, dass die Fertigungsprüfvorrichtung Quarzkalibrierung, grundlegende RF-Prüfungen und den Firmware-Download unterstützt.

5.5. Benutzerschnittstellen¶

5.5.1. Display, Touch und Hintergrundbeleuchtung¶

Prüfen Sie Display, Touch und Hintergrundbeleuchtung als eine Schnittstellengruppe, da Panel-Timing, Einschaltsequenz, FPC-Routing, Wecken per Touch, ESD und Störungen der Hintergrundbeleuchtung bei der Inbetriebnahme der Platine oft zusammenwirken.

5.5.2. Auswahl der Display-Schnittstelle¶

Der SF32LB57x-LCDC unterstützt je nach genauem Gerät mehrere Display-Schnittstellentypen.

Allgemeine Display-Hinweise und Beispiele:

• Der Display-Controller unterstützt 3-Leitungs-SPI, 4-Leitungs-SPI, Dual-Data-SPI, Quad-Data-SPI, 16-Bit-RGB, 16-Bit-MCU-8080, 16-Bit-EPD sowie serielles/paralleles JDI.
• Unterstützte Farbtiefen sind RGB888, RGB666, RGB565 und RGB111; die maximale Auflösung kann 1024 x 1024 erreichen. Bestätigen Sie die genauen Modi für das gewählte Gerät.
• Prüfen Sie bei hochauflösenden Projekten frühzeitig Schnittstellenbandbreite, Display-RAM, PSRAM-Bandbreite und Refresh-Strategie.
• Wenn Sie kein individuelles Pinout benötigen, beginnen Sie mit einer SDK-angepassten oder im Referenzdesign verwendeten I/O-Gruppe für die gewählte Panel-Schnittstelle. Matrix-Routing ist flexibel, doch eine softwareunterstützte I/O-Gruppe verringert das Risiko bei Treiberentwicklung und Inbetriebnahme.
• Panel-Initialisierung, Einschaltsequenz und Schnittstellenmodus müssen dem Datenblatt des Panel-Herstellers folgen.

Die folgenden Tabellen zeigen die genaue Zuordnung der Signale zu den Pins für jeden Display-Schnittstellentyp. Verwenden Sie jeweils die Tabelle, die zur Schnittstelle des gewählten Panels passt.

LCDC_IF24 bis LCDC_IF29 werden in keinem RGB-Modus verwendet.

5.5.3. Richtlinien für Display und Touch¶

• Schalten Sie Display und Hintergrundbeleuchtung unabhängig voneinander. Lassen Sie beide beim Einschalten standardmäßig ausgeschaltet, sofern das Produkt nichts anderes verlangt.
• Reservieren Sie für schnelle Display-Takte einen Serienwiderstand und optional einen unbestückten Footprint für einen Shunt-Kondensator zur EMI-Abstimmung.
• Halten Sie FPC, Display-Steckverbinder und Touch-Leitungen vom RF-Antennenbereich fern.
• Verbinden Sie Touch-INT mit einem weckfähigen GPIO, wenn das System per Touch geweckt werden soll.
• Stimmen Sie die I/O-Spannungsdomänen von Display, Touch-IC und MCU aufeinander ab.
• Ergänzen Sie ESD-Schutz für Display- und Touch-Schnittstellen, wenn diese der Außenwelt ausgesetzt sind.
• Bevorzugen Sie dedizierte Pin-Gruppen für SPI/QSPI-Display-Signale. Wählen Sie für RGB, 8080, EPD und andere schnelle parallele Schnittstellen Pin-Gruppen, die für Hochgeschwindigkeitsausgabe geeignet sind, und erhalten Sie die zeitliche Abstimmung im Layout.
• Begrenzen Sie bei Matrix-Routing für SPI/QSPI den Takt auf höchstens 50 MHz und konfigurieren Sie die GPIO-Treiberstärke als DS1 = 0, DS0 = 1.
• Bevorzugen Sie für RGB-, MCU8080- und EPD-Signale über 30 MHz Matrix-Routing auf PA22 bis PA50; PA52 bis PA54 dürfen nur B1 bis B6 führen.

5.5.4. Display-Inbetriebnahme¶

Nehmen Sie das Display schrittweise in Betrieb, damit nicht zu viele Variablen gleichzeitig geändert werden:

1. Verifizieren Sie Display-Versorgung, Reset, Hintergrundbeleuchtung/Enable und das Auslesen der Panel-ID.
2. Zeigen Sie Volltonfarben bei der niedrigsten stabilen Schnittstellengeschwindigkeit an. Bestätigen Sie RGB-Reihenfolge, Farbtiefe und Scanrichtung.
3. Verifizieren Sie Teil-Refresh-Fenster, TE-Signal, Frame-Synchronisation oder das Verhalten im Kommando-/Videomodus.
4. Erhöhen Sie schrittweise die Schnittstellengeschwindigkeit. Ergänzen Sie anschließend LVGL, ePicasso, DMA und die Dimmung der Hintergrundbeleuchtung.
5. Validieren Sie abschließend Ruhezustand, Wecken, Bildschirm aus/ein, Anschließen/Entfernen des Ladegeräts und den Betrieb bei aktiver Bluetooth-Verbindung.

Prüfen Sie bei Bildrauschen, Tearing, falschen Farben oder unregelmäßigen Refresh-Fehlern zuerst Panel-Initialisierung, Schnittstellen-Timing, Pixelformat, Refresh-Fenster, Cache-Kohärenz und FPC-Signalintegrität.

5.5.5. Audio¶

Behandeln Sie Audio als rauschempfindliches Subsystem. Prüfen Sie Mikrofon-Bias, Audio-Referenzen, Analogeingänge, DAC-Ausgänge, digitale Audio-Takte, externe PA-Steuerung und Gehäuseakustik gemeinsam.

SF32LB57x bietet zwei analoge ADC-Eingänge, die jeweils unsymmetrisch oder differentiell betrieben werden können, einen differentiellen analogen DAC-Ausgang, der zum Ansteuern eines Lautsprechers oder Kopfhörers eine externe PA benötigt, sowie zwei PDM-Schnittstellen für insgesamt bis zu vier digitale Mikrofone.

5.5.6. Analoger Audioeingang¶

Richtlinien:

• Platzieren Sie die Entkopplungskondensatoren für MIC_BIAS, AUD_VREF und AVDD33_AUD nahe am Chip.
• Fügen Sie am analogen Mikrofoneingang einen DC-Sperrkondensator ein; empfohlen werden mindestens 2,2 µF.
• Platzieren Sie analoge Eingangsbauteile nahe an den Chip-Pins.
• Halten Sie ADCP- und andere Analogleitungen kurz, abgeschirmt und störungsarm.
• Konfigurieren Sie ein als Analogeingang genutzter gemultiplexter GPIO bei Bedarf hochohmig.

Die Referenzschaltung zeigt für jedes Mikrofon einen Bias-Pfad über einen 1-kΩ-Widerstand, eine Entkopplung der Bias-Versorgung mit 4,7 µF, einen 2,2-µF-Serienkondensator am Eingang sowie einen 10-nF-Kondensator vom ADC-Eingang nach Masse. Dies sind Werte aus der dargestellten Referenzschaltung; prüfen Sie sie für das gewählte Mikrofon und die konkrete Analogeingangsschaltung.

Die Referenzzeichnung verbindet zwei Mikrofone mit jeder PDM-Schnittstelle; sie teilen sich jeweils deren Takt- und Datenleitungen. Die SELECT-Pins der Mikrofone sind für den linken und rechten Kanal unterschiedlich beschaltet. Jedes Mikrofon hat einen lokalen 100-nF-Abblockkondensator an der Versorgung. In der Zeichnung heißen die Datennetze PDM1_DAT und PDM2_DAT, in der Signaltabelle dagegen PDM1_DATA und PDM2_DATA; prüfen Sie die exakten Pin- und Matrixnamen für das gewählte Gerät.

5.5.7. Analoger Audioausgang¶

Richtlinien:

• Routen Sie DACP/DACN als Differenzpaar.
• Halten Sie das Paar kurz und längenangepasst und führen Sie es fern von RF, DC/DC, USB, SDIO und Display-Takten.
• Platzieren Sie Ausgangs-RC-Anpassnetzwerke nahe am Chip.
• Halten Sie die parasitäre Kapazität innerhalb der für den Audioausgang geltenden Grenzwerte.
• Halten Sie Audio-Versorgungs- und Referenzpfade sauber und kurz.

Verwenden Sie die empfohlene Schaltung aus Abbildung 5.5-3. Der Differenz-Tiefpassfilter innerhalb des gestrichelten Kastens muss nahe an den Chip-Pins platziert werden, um Hochfrequenzstörungen zu unterdrücken und das Signal-Rausch-Verhältnis des Audioausgangs zu verbessern.

Die dargestellte NS4150B-Stufe wird mit +5 V versorgt und verwendet 100-nF-DAC-Koppelkondensatoren, 43,2-kΩ-Eingangswiderstände sowie PA51 zur Verstärkerfreigabe mit einem 5,1-MΩ-Pulldown. In der Zeichnung sind 3 mA Ruhestrom des Verstärkers, 0,1 µA im Shutdown und 0,6 µA durch den Pulldown angegeben. Diese Werte gelten für die Beispielschaltung und sind keine allgemeinen PA-Spezifikationen; prüfen Sie sie für den gewählten Verstärker und die Systemanforderungen.

5.5.8. Digitales Audio¶

Für I2S und PDM:

• Stimmen Sie die I/O-Spannung der Peripherie ab.
• Prüfen Sie Taktleitungslänge, Übersprechen und Durchgängigkeit der Referenzmasse.
• Prüfen Sie die Einschaltsequenz für Mikrofone, Codec, PA und MCU.
• Stellen Sie sicher, dass digitale Audio-Peripheriegeräte im Schlafmodus einen sicheren Zustand einnehmen.

5.5.9. Audio-Validierung¶

Audioprobleme betreffen oft gleichzeitig Hardware, Gehäuse, Software-Verstärkung und Versorgungsrauschen. Validieren Sie daher:

• Leerlaufrauschen, Aufnahmerauschen, Wiedergaberauschen und Rauschen beim Laden.
• Übersprechen, während das Display aktualisiert, Bluetooth sendet, der Motor vibriert, USB angeschlossen ist und SDIO aktiv ist.
• Mikrofon-Bias-Spannung, Polarität/Kapazität des DC-Sperrkondensators und Gleichtaktbereich des Eingangs.
• Differenzieller Ausgangspegel von DACP/DACN, Lastanpassung und Eingangsbereich der externen PA.
• PDM-/I2S-Taktfrequenz, Kanalzuordnung und Abtastratenkonfiguration.

5.5.10. Kamera¶

Die Kameraschnittstelle unterstützt DVP mit bis zu 16 Bit, SPI mit 2 Datenleitungen und QSPI mit 4 Datenleitungen.

Richtlinien:

• Bestätigen Sie Schnittstellenbreite, Takt, Sync-Signale, Datenleitungen und Pinmux.
• Stellen Sie sicher, dass Kameraversorgung, Reset, PWDN und Takt von der MCU gesteuert werden können.
• Führen Sie Kamera-Daten- und Taktleitungen als längenabgestimmte Gruppe und halten Sie sie von RF- und Analogsignalen fern.
• Sorgen Sie beim Hochgeschwindigkeits-Routing der Kamera für eine durchgehende Referenzmasse.
• Ergänzen Sie bei Bedarf ESD-Schutz am Kamerastecker oder FPC.

Empfohlener Ablauf zur Inbetriebnahme der Kamera:

• Bestätigen Sie zuerst Kameraversorgung, Reset, PWDN, MCLK und den I2C-/SPI-Steuerpfad.
• Lesen Sie die Sensor-ID aus und verifizieren Sie Initialisierungstabelle sowie Ausgabeformat.
• Validieren Sie PCLK, VSYNC, HSYNC/HREF und die Zuordnung der Datenleitungen zunächst bei niedriger Auflösung und Bildrate.
• Erhöhen Sie Auflösung und Bildrate erst, wenn der Grundpfad stabil ist. Testen Sie anschließend gemeinsam mit Display-Refresh, Speicherschreibvorgängen und Bluetooth-Verbindung.

Verwenden Sie bei 10-Bit-DVP-Kameras und knappen GPIO-Ressourcen die 8-Bit-Verdrahtung. Schließen Sie alle Datenbits nur an, wenn das Design genügend GPIO-Reserven bietet.

5.5.11. Tasten und Motor¶

• Die Ein-/Aus- und Reset-Taste muss PA34 verwenden und high-aktiv sein; der Pin wird standardmäßig auf Low gezogen und geht beim Drücken auf High. PA34 unterstützt einen Hardware-Reset bei 10 Sekunden langem Tastendruck, und der 10-kΩ-Pull-down-Widerstand muss auf der Hauptplatine platziert werden.
• Bei GPADC-Tastendesigns mit Spannungsteiler werden Tasten anhand der Teilerspannung unterschieden. Platzieren Sie nahe am Pin einen 0,1-µF-Filterkondensator gegen Masse, um die Abtastgenauigkeit zu verbessern.
• Die dargestellte Widerstandsleiter verwendet 1,1 kΩ, 2,8 kΩ und 5,1 kΩ für die Tasten sowie einen 10-kΩ-Pulldown und einen 100-nF-Filterkondensator. Verwenden Sie diese Werte als Referenz und prüfen Sie die ADC-Schwellen für Versorgung und Widerstandstoleranzen des konkreten Designs.
• Ergänzen Sie ESD-Schutz für externe Tasten.

Verwenden Sie für haptisches Feedback die SF32LB57x-Referenzschaltung für den Vibrationsmotor. In stromsparenden Produkten sollte sich die Motorversorgung abschalten lassen; der PWM-/Steuerpin sollte nicht mit Anforderungen an Boot, Display, Speicher oder Debugging kollidieren.

Zuletzt aktualisiert: 2026-10-21