Guide de conception matérielle SF32LB57x — Horloge, RF et interfaces utilisateur¶

5.3. Génération d'horloge¶

La génération d'horloge couvre le quartz principal de 48 MHz, le quartz RTC de 32,768 kHz et les conditions d'étalonnage qui influent sur la RF, le Bluetooth, la précision du RTC et le fonctionnement en basse consommation. Tenez compte des critères de sélection des quartz et de leurs contraintes d'implantation lors de la revue du schéma et de la PCB.

5.3.1. Quartz principal de 48 MHz¶

Paramètres recommandés :

Selon le guide source, la consommation du quartz diminue lorsque CL et l'ESR diminuent. Prévoyez une empreinte pour un condensateur d'adaptation en parallèle, à côté du quartz de 48 MHz. Pour un quartz dont CL est inférieur à 12 pF, le condensateur n'a pas besoin d'être monté d'après la source.

Exigences de placement et de routage :

• Placez le quartz près des broches de la puce, de préférence sous le capot de blindage.
• Gardez-le à l'écart du PA, du chargeur, du PMU, du DC/DC, de la batterie et des pistes numériques à haute vitesse.
• Dans la mesure du possible, routez sur la couche supérieure avec une largeur de piste de 0,1 mm et une longueur de 3 mm à 10 mm. Maintenez un espacement d'au moins 0,15 mm entre 48M_XI et 48M_XO, comme sur la figure de routage source.
• Respectez la zone d'exclusion du quartz sur la couche supérieure indiquée dans la conception de référence et ne routez aucun signal sous le quartz. La source contient des indications contradictoires sur le cuivre de masse de la couche adjacente ; voir l'avertissement ci-dessous.
• Utilisez un blindage tridimensionnel relié à la masse, mais évitez de placer celle-ci trop près des pistes d'oscillation.

La plage spécifiée de capacité de charge du quartz de 48 MHz est de 7 à 12 pF, avec environ 8,8 pF recommandés. Validez le quartz choisi avec le circuit oscillateur sur le matériel du produit et confirmez l'écart de fréquence. Intégrez l'étalonnage de fréquence du quartz à la mise en service en production ; ne supposez pas que le réglage logiciel par défaut convient à tous les quartz.

5.3.2. Quartz RTC de 32,768 kHz¶

Paramètres recommandés :

Selon la source, une valeur plus faible de CL et d'ESR réduit la consommation du quartz. Les valeurs de 7 pF et 11,5 pF ne nécessitent pas de condensateur d'adaptation externe. Pour toute autre capacité de charge, mesurez le circuit afin de déterminer la valeur d'adaptation nécessaire.

Exigences de placement et de routage :

• Placez le quartz près de la puce et gardez les pistes courtes.
• Limitez la largeur des pistes à 0,1 mm et leur longueur à 10 mm maximum. Maintenez un espacement d'au moins 0,15 mm entre 32K_XI et 32K_XO, comme sur la figure de routage source, et ajoutez un blindage de masse 3D.
• Respectez la zone d'exclusion du quartz sur la couche supérieure indiquée dans la conception de référence et ne routez aucun signal sous le quartz. La source contient des indications contradictoires sur le cuivre de masse de la couche adjacente ; voir l'avertissement ci-dessous.
• Éloignez le quartz des sources de bruit liées à l'alimentation, à la RF, à l'USB, au SDIO, à l'horloge d'affichage et à la charge.

Le CL du quartz de 32,768 kHz doit correspondre à la configuration du registre : pour 7 pF, réglez PMUC->LXT_CR->CAP_SEL = 0 ; pour 11,5 pF, réglez PMUC->LXT_CR->CAP_SEL = 1. Confirmez ce réglage dans le firmware avant l'EVT : les modèles de quartz recommandés sont principalement des modèles de 7 pF, alors que certains réglages par défaut du firmware peuvent correspondre à une autre capacité de charge.

5.3.3. Sorties d'horloge basse consommation¶

En modes Sleep, DeepSleep, Standby et Hibernate, les broches PA24 à PA27 peuvent fournir l'horloge RC10K ou une horloge de 32,768 kHz.

En modes Sleep, DeepSleep et Standby, PA24 à PA27 peuvent également fournir une horloge PWM générée par LPTIM2, jusqu'à 16 kHz.

5.4. RF¶

5.4.1. Schéma RF¶

Exigences clés du schéma RF :

• Réservez l'empreinte d'un réseau d'adaptation en π dans le chemin d'antenne pour le filtrage des parasites et l'ajustement de l'antenne.
• Le schéma de référence montre des empreintes NC pour les condensateurs shunt et un condensateur série de 15 pF / 50 V. Le texte source précise aussi qu'une antenne déjà adaptée en impédance ne nécessite aucun composant d'adaptation supplémentaire. Déterminez les composants à monter selon la conception de l'antenne et les mesures RF ; le montage illustré n'est pas universel.
• Placez le réseau d'adaptation près de la broche RF de la puce, pas près de l'extrémité de l'antenne.
• Placez le condensateur de filtrage AVDD_BRF près de la puce et connectez sa masse directement à la masse principale via des vias à proximité.
• Planifiez l'antenne, le réseau d'adaptation, l'ESD RF et le connecteur comme une seule chaîne de signal.

5.4.2. PCB RF¶

Exigences de routage de la PCB :

• Routez la piste RF comme une ligne asymétrique de 50 Ω.
• Préférez le routage en couche supérieure avec un minimum de vias et de changements de couche.
• Évitez les angles vifs et les coins à angle droit.
• Ajoutez du cuivre de masse et des clôtures de vias des deux côtés.
• Gardez une référence de masse continue sous la piste RF.
• Éloignez les pistes RF des convertisseurs DC/DC, des quartz, de l'USB, du SDIO, des horloges d'affichage, des chemins de charge à fort courant et des autres zones bruyantes.

5.4.3. Mise en service et étalonnage RF¶

Vérifiez les performances RF par des mesures ; un schéma correctement câblé n'est que le point de départ.

Éléments recommandés de mise en service RF :

• Confirmez l'écart de fréquence du quartz de 48 MHz et la stabilité au démarrage.
• Effectuez des essais RF conduits pour vérifier la puissance d'émission, l'écart de fréquence, la sensibilité du récepteur et la qualité de modulation.
• Ajustez le réseau d'adaptation en π avec la structure mécanique finale, la batterie, le blindage et le placement de l'antenne.
• Vérifiez les performances RF pendant que l'affichage est allumé, la charge est active, l'USB/SDIO/rafraîchissement d'affichage est en cours, le moteur est actif et l'audio fonctionne.
• Assurez-vous que le banc de test de production permet l'étalonnage du quartz, les essais RF de base et le téléchargement du firmware.

5.5. Interfaces utilisateur¶

5.5.1. Affichage, tactile et rétroéclairage¶

Examinez l'affichage, le tactile et le rétroéclairage comme un seul groupe d'interfaces, car la synchronisation du panneau, la séquence d'alimentation, le routage FPC, le réveil tactile, l'ESD et le bruit du rétroéclairage interagissent souvent pendant la mise en service de la carte.

5.5.2. Sélection de l'interface d'affichage¶

Le LCDC du SF32LB57x prend en charge plusieurs types d'interface d'affichage selon le composant exact.

Remarques et exemples courants sur l'affichage :

• Le contrôleur d'affichage prend en charge le SPI 3 fils, le SPI 4 fils, le SPI double données, le SPI quadruple données, le RGB 16 bits, le MCU 8080 16 bits, l'EPD 16 bits et le JDI série/parallèle.
• Les profondeurs de couleur prises en charge incluent RGB888, RGB666, RGB565 et RGB111 ; la résolution maximale peut atteindre 1024 x 1024. Confirmez les modes exacts pour le composant sélectionné.
• Les projets haute résolution doivent examiner tôt la bande passante de l'interface, la RAM d'affichage, la bande passante PSRAM et la stratégie de rafraîchissement.
• Si un projet n'a pas besoin d'un brochage personnalisé, partez d'un groupe d'E/S adapté au SDK ou de conception de référence pour l'interface de panneau sélectionnée. Le routage matriciel est flexible, mais l'utilisation d'un groupe d'E/S pris en charge par logiciel réduit le risque de pilote et de mise en service.
• L'initialisation du panneau, la séquence d'alimentation et le mode d'interface doivent suivre la fiche technique du fournisseur de panneau.

Les tables suivantes donnent le mappage exact signal-broche pour chaque type d'interface d'affichage. Utilisez la table correspondant à l'interface du panneau sélectionné.

LCDC_IF24 à LCDC_IF29 sont inutilisés dans tous les modes RGB.

5.5.3. Directives d'affichage et de tactile¶

• Commandez indépendamment l'alimentation de l'affichage et celle du rétroéclairage ; laissez-les désactivées par défaut à la mise sous tension, sauf exigence contraire du produit.
• Pour les horloges d'affichage à haute fréquence, réservez une résistance série et, si nécessaire, une empreinte pour un condensateur shunt NC afin d'ajuster les émissions EMI.
• Gardez le FPC, le connecteur d'affichage et les pistes tactiles à l'écart de la zone de l'antenne RF.
• Si le réveil tactile est requis, connectez l'INT tactile à un GPIO permettant de réveiller le système.
• Faites correspondre les domaines de tension d'E/S de l'affichage, du circuit intégré tactile et de la MCU.
• Ajoutez une protection ESD aux interfaces d'affichage et tactiles exposées à l'extérieur du produit.
• Préférez des groupes de broches dédiés pour les signaux d'affichage SPI/QSPI. Pour le RGB, le 8080, l'EPD et les autres interfaces parallèles haute vitesse, choisissez des groupes adaptés aux sorties rapides et respectez les contraintes de synchronisation lors du routage.
• Lorsque le SPI/QSPI utilise le routage matriciel, limitez l'horloge à 50 MHz ou moins et réglez la force de pilotage des GPIO sur DS1 = 0, DS0 = 1.
• Pour les signaux RGB, MCU8080 et EPD au-dessus de 30 MHz, préférez le routage matriciel sur PA22 à PA50 ; PA52 à PA54 ne peuvent porter que B1 à B6.

5.5.4. Séquence de mise en service de l'affichage¶

Mettez en service l'affichage par étapes pour éviter trop de variables à la fois :

1. Vérifiez l'alimentation de l'affichage, la réinitialisation, le rétroéclairage/l'activation et la relecture de l'ID du panneau.
2. Affichez des couleurs unies à la vitesse d'interface stable la plus basse ; confirmez l'ordre RGB, la profondeur de couleur et le sens de balayage.
3. Vérifiez les fenêtres de rafraîchissement partiel, le signal TE, la synchronisation de trame, ou le comportement en mode commande/vidéo.
4. Augmentez progressivement la vitesse d'interface, puis ajoutez LVGL, ePicasso, DMA et la gradation du rétroéclairage.
5. Validez enfin la veille, le réveil, l'extinction/allumage de l'écran, l'insertion/le retrait du chargeur et le fonctionnement connecté en Bluetooth.

En cas d'artefacts à l'écran, de déchirure de l'image, de couleurs incorrectes ou d'échecs intermittents de rafraîchissement, vérifiez d'abord l'initialisation de l'écran, la synchronisation de l'interface, le format des pixels, la fenêtre de rafraîchissement, la cohérence du cache et l'intégrité des signaux FPC.

5.5.5. Audio¶

Examinez l'audio comme un sous-système unique sensible au bruit : la polarisation du microphone, les références audio, les entrées analogiques, les sorties DAC, les horloges audio numériques, le contrôle du PA externe et l'acoustique de la structure mécanique doivent être vérifiés ensemble.

Le SF32LB57x dispose de deux entrées ADC analogiques, chacune pouvant fonctionner en asymétrique ou en différentiel, d'une sortie DAC analogique différentielle qui nécessite un PA externe pour piloter un haut-parleur ou un casque, ainsi que de deux interfaces PDM pouvant gérer jusqu'à quatre microphones numériques au total.

5.5.6. Entrée audio analogique¶

Directives :

• Placez les condensateurs de découplage de MIC_BIAS, AUD_VREF et AVDD33_AUD près de la puce.
• Ajoutez un condensateur de liaison pour bloquer la composante continue à l'entrée du microphone analogique ; une capacité de 2,2 µF ou plus est recommandée.
• Placez les composants d'entrée analogique près des broches de la puce.
• Gardez les pistes ADCP et autres pistes analogiques courtes, blindées et à l'écart des sources de bruit.
• Lorsqu'un GPIO multiplexé est utilisé comme entrée analogique, configurez la broche en haute impédance selon les besoins.

Le circuit de référence montre, pour chaque microphone, une polarisation via une résistance de 1 kΩ, un découplage de polarisation de 4,7 µF, un condensateur série d'entrée de 2,2 µF et un condensateur de 10 nF entre l'entrée ADC et la masse. Ces valeurs proviennent du circuit illustré ; vérifiez-les pour le microphone et la conception d'entrée analogique retenus.

Le schéma de référence relie deux microphones à chaque interface PDM ; ils partagent les lignes d'horloge et de données de cette interface. Les broches SELECT des microphones sont câblées différemment pour les canaux gauche et droit, et chaque microphone possède un condensateur local de découplage d'alimentation de 100 nF. Le schéma nomme les lignes de données PDM1_DAT et PDM2_DAT, tandis que le tableau des signaux utilise PDM1_DATA et PDM2_DATA ; vérifiez les noms exacts des broches et de la matrice pour le composant choisi.

5.5.7. Sortie audio analogique¶

Directives :

• Routez DACP/DACN comme une paire différentielle.
• Gardez la paire courte, appariée en longueur et à l'écart du RF, du DC/DC, de l'USB, du SDIO et des horloges d'affichage.
• Placez les réseaux d'adaptation RC de sortie près de la puce.
• Respectez la limite de capacité parasite définie pour l'audio.
• Gardez les chemins d'alimentation et de référence audio peu bruyants et courts.

Suivez le circuit recommandé de la Figure 5.5-3. Le filtre passe-bas différentiel à l'intérieur du cadre en pointillés doit être placé près des broches de la puce pour supprimer les interférences haute fréquence et améliorer le rapport signal/bruit de la sortie audio.

L'étage NS4150B illustré est alimenté en +5 V et utilise des condensateurs de liaison DAC de 100 nF, des résistances d'entrée de 43,2 kΩ et PA51 pour activer l'amplificateur, avec une résistance de rappel à la masse de 5,1 MΩ. Le schéma indique 3 mA de courant statique pour l'amplificateur, 0,1 µA à l'arrêt et 0,6 µA dans la résistance de rappel. Ces valeurs concernent le circuit d'exemple ; elles ne constituent pas des spécifications universelles de PA. Vérifiez-les pour l'amplificateur et les exigences système retenus.

5.5.8. Audio numérique¶

Pour I2S et PDM :

• Faites correspondre la tension d'E/S du périphérique.
• Vérifiez la longueur de piste d'horloge, la diaphonie et la continuité de la masse de référence.
• Examinez la séquence d'alimentation pour les microphones, le codec, le PA et la MCU.
• Assurez-vous que les périphériques audio numériques entrent dans un état sûr pendant la veille.

5.5.9. Validation audio¶

Les problèmes audio impliquent souvent simultanément le matériel, la structure mécanique, le gain logiciel et le bruit d'alimentation. Validez :

• Le bruit au repos, le bruit d'enregistrement, le bruit de lecture et le bruit pendant la charge.
• La diaphonie pendant le rafraîchissement de l'affichage, l'émission Bluetooth, les vibrations du moteur, la connexion USB et l'activité SDIO.
• La tension de polarisation du microphone, la polarité/capacité du condensateur de blocage DC et la plage de mode commun d'entrée.
• Le niveau de sortie différentielle DACP/DACN, l'adaptation de charge et la plage d'entrée du PA externe.
• La fréquence d'horloge PDM/I2S, le mappage des canaux et la configuration du taux d'échantillonnage.

5.5.10. Caméra¶

L'interface caméra prend en charge le DVP jusqu'à 16 bits, le SPI à 2 lignes de données et le QSPI à 4 lignes de données.

Directives :

• Confirmez la largeur d'interface, l'horloge, les signaux de synchronisation, les lignes de données et le multiplexage de broches.
• Rendez l'alimentation, la réinitialisation, le signal PWDN et l'horloge de la caméra contrôlables par la MCU.
• Regroupez les pistes de données et d'horloge de la caméra en maintenant leurs longueurs cohérentes et éloignez-les des signaux RF et analogiques.
• Fournissez un plan de masse de référence continu sous les pistes caméra à haute vitesse.
• Ajoutez une protection ESD pour le connecteur de caméra ou le FPC lorsque nécessaire.

Séquence de mise en service de caméra recommandée :

• Confirmez d'abord l'alimentation, la réinitialisation, les signaux PWDN et MCLK ainsi que la voie de commande I2C/SPI de la caméra.
• Lisez l'ID du capteur et vérifiez le tableau d'initialisation ainsi que le format de sortie.
• Utilisez un mode à faible résolution et à faible fréquence d'images pour valider PCLK, VSYNC, HSYNC/HREF et le mappage des lignes de données.
• Augmentez la résolution et la fréquence d'images seulement une fois le chemin de base stable, puis testez avec le rafraîchissement d'affichage, les écritures de stockage et la connexion Bluetooth.

Pour les caméras DVP 10 bits, utilisez un câblage 8 bits lorsque les ressources GPIO sont limitées ; connectez tous les bits de données uniquement lorsque la conception dispose d'une marge GPIO suffisante.

5.5.11. Boutons et moteur¶

• Le bouton d'alimentation/réinitialisation doit utiliser PA34 et être actif à l'état haut ; la broche est tirée à l'état bas par défaut et passe à l'état haut lorsque le bouton est pressé. PA34 permet une réinitialisation matérielle après un appui maintenu pendant 10 secondes. La résistance de rappel à la masse de 10 kΩ doit être placée sur la carte principale.
• Pour les conceptions de boutons GPADC à diviseur résistif, distinguez les boutons par la tension du diviseur et placez un condensateur de filtrage de 0,1 µF vers la masse près de la broche pour améliorer la précision d'échantillonnage.
• L'échelle résistive illustrée utilise des résistances de bouton de 1,1 kΩ, 2,8 kΩ et 5,1 kΩ, ainsi qu'une résistance de rappel à la masse de 10 kΩ et un condensateur de filtrage de 100 nF. Utilisez ces valeurs comme référence et vérifiez les seuils ADC en fonction de l'alimentation et des tolérances des résistances de la conception.
• Ajoutez une protection ESD pour les boutons externes.

Utilisez le circuit de référence du moteur vibrant SF32LB57x pour mettre en œuvre le retour haptique. Dans les produits basse consommation, l'alimentation du moteur devrait pouvoir être coupée ; la broche PWM/de commande ne devrait pas entrer en conflit avec les exigences de démarrage, d'affichage, de stockage ou de débogage.

Dernière mise à jour: 2026-10-21