Guia de projeto de hardware SF32LB52x — Armazenamento e fabricação¶

5.6. Armazenamento e conectividade¶

5.6.1. Armazenamento¶

Resumo rápido

• As opções de boot externo incluem SPI NOR, SPI NAND e SD NAND; eMMC está disponível nos modelos compatíveis com alimentação externa regulada.
• Os pinos de bootstrap PA13 e PA17 selecionam a mídia de boot.
• As notas de aplicação e o guia de projeto do esquemático indicam PA21 para comutar a alimentação do armazenamento de boot, enquanto o checklist oficial indica PA11 para a Flash externa das variantes alimentadas por bateria. Confirme com a SiFli qual pino de controle se aplica ao projeto exato. Como requisito separado, a Flash NOR de 32 MB ou mais conectada via MPI deve poder ser desligada e religada por PA21 para que a ROM a reconheça após um reset ou a entrada em Hibernate. Durante o Hibernate, VDD_SIP deve ficar desligado para evitar fuga de corrente nas E/S da memória integrada ao encapsulamento.

Objetivo do projeto

Escolha a mídia de boot e a arquitetura de alimentação do armazenamento considerando o tamanho do firmware, a estratégia de atualização, os modos de baixo consumo e a inicialização confiável pela ROM após um reset ou o Hibernate.

5.6.1.1. Descrição da interface de armazenamento¶

O chip aceita Flash SPI NOR, SPI NAND e SD NAND externas. eMMC é compatível somente com as variantes 52B/D/E/G/J alimentadas por fonte regulada externa.

5.6.1.2. Configuração de boot¶

5.6.1.3. Controle da alimentação do armazenamento de boot¶

As notas de aplicação e o guia de projeto de esquemático da OpenSiFli, de maior prioridade, especificam PA21 para comutar a alimentação do armazenamento de boot (nível alto: ligado; nível baixo: desligado); use PA21 como base de projeto respaldada pelas fontes. Já a planilha de checklist vinculada na wiki da SiFli indica, em vez disso, PA11 para a comutação da Flash externa das variantes alimentadas por bateria. Não substitua PA21 por PA11 com base apenas nessa planilha. Ela não esclarece se PA11 é outro sinal de habilitação na placa ou uma divergência de atribuição; confirme com a SiFli a rede e a variante exatas antes de liberar o projeto.

Erros comuns — armazenamento

• Não instalar os resistores de bootstrap ou instalá-los para a mídia de boot errada.
• Deixar desconectado o controle da chave de alimentação do armazenamento de boot confirmado pela fonte.
• Presumir que eMMC está disponível em todas as variantes.
• Manter uma Flash NOR de alta capacidade sempre alimentada quando o modo de 4 bytes pode impedir que a ROM a reconheça após uma reinicialização.

Checklist do armazenamento

• A mídia de boot foi selecionada e documentada antes do layout da PCB.
• As opções de pull-up de bootstrap em PA13/PA17 correspondem à tabela de boot.
• Todas as chaves de alimentação necessárias ao armazenamento de boot são controladas pelo pino específico da variante confirmado pela fonte; a divergência entre PA11 e PA21 foi resolvida com a SiFli.
• As alternativas de alimentação de VCC/VCCQ do eMMC foram avaliadas nos projetos alimentados por fonte regulada externa.
• O plano de bring-up cobre os straps do modo de boot, a sequência temporal das linhas de alimentação do armazenamento, a leitura do ID e o download do firmware.

5.6.2. Sensores¶

Resumo rápido

• Sensores normalmente se conectam por I2C ou SPI. Desligue a alimentação dos sensores não utilizados para reduzir a corrente em standby; mantenha os necessários para despertar o sistema no modo de operação exigido.
• Atribua os pinos de interrupção dos sensores usados para despertar o sistema antes de fechar a pinagem.

Objetivo do projeto

Mantenha confiáveis a alimentação, as interrupções e o roteamento dos barramentos dos sensores, permitindo desligar corretamente os sensores que não estiverem em uso durante os modos de baixo consumo.

O SF32LB52x pode se conectar a sensores de frequência cardíaca, acelerômetros, sensores geomagnéticos e outros semelhantes. Para comutar a alimentação dos sensores, escolha uma chave de carga com baixa corrente quiescente (Iq).

Checklist dos sensores

• Os pinos de barramento, interrupção, reset e habilitação da alimentação de cada sensor estão definidos.
• A corrente quiescente (Iq) e a corrente no estado desligado da chave de carga dos sensores atendem à meta de standby.
• Os resistores de pull-up estão conectados à linha de alimentação de E/S correta dos sensores.
• O plano de bring-up inclui a varredura do barramento, o despertar por interrupção e o ciclo de alimentação dos sensores.

5.6.3. Atribuição de pinos UART e I2C¶

Resumo rápido

• As funções UART e I2C podem ser mapeadas para quaisquer pinos PA.
• Ainda assim, recomenda-se considerar as restrições de boot, despertar, depuração, testes de produção e roteamento da placa ao escolher os pinos.

Objetivo do projeto

Use o mapeamento flexível de pinos para simplificar o roteamento sem bloquear os straps de boot, os pinos de despertar, o acesso de depuração ou os pontos de contato do gabarito de teste de produção.

O SF32LB52x permite mapear as funções UART e I2C para quaisquer pinos PA.

Checklist UART/I2C

• Os resistores de pull-up, os domínios de tensão e a capacitância do barramento estão corretos para cada barramento I2C.
• Os pinos UART necessários para logs, download ou módulos externos estão acessíveis.
• A multiplexação dos pinos não conflita com as funções de bootstrap, despertar, display, armazenamento ou depuração.

5.6.4. Atribuição de pinos GPTIM¶

Resumo rápido

• As funções GPTIM podem ser mapeadas para quaisquer pinos PA.
• As funções do temporizador permitem saídas PWM, captura de entrada, controle de motor, controle do backlight e temporização específica do produto.

Objetivo do projeto

Reserve as funções de temporizador com antecedência para evitar que, no fim do projeto, os recursos de PWM, captura e temporização tenham de usar pinos com roteamento desfavorável ou em conflito com o despertar do sistema.

O SF32LB52x permite mapear as funções GPTIM para quaisquer pinos PA.

Checklist GPTIM

• Os canais de temporizador necessários para PWM, captura ou malhas de controle estão listados na tabela de pinagem.
• Os pinos GPTIM não conflitam com os requisitos de backlight, motor, depuração ou armazenamento.
• O plano de bring-up inclui a verificação da frequência PWM, da faixa de ciclo de trabalho e da polaridade dos pinos.

5.7. Fabricação¶

5.7.1. Interface de depuração e download¶

Resumo rápido

• PA18 e PA19 usam DBG_UART por padrão após a energização e são multiplexados com SWD.
• Reserve acesso físico aos pinos de depuração/download em todas as placas de protótipo e de produção.

Objetivo do projeto

Garanta acesso para gravar firmware, consultar logs, depurar passo a passo e recuperar o sistema de falhas, mesmo depois de definidos o gabinete do produto e o gabarito de teste de produção.

O SF32LB52x oferece a interface DBG_UART para download e depuração, que pode ser conectada a um PC por meio de um adaptador UART-USB de 3,3 V. SWD e DBG_UART são multiplexados nos pinos PA18 e PA19. A configuração padrão após a energização é DBG_UART, que permite depuração passo a passo e saída de logs.

Para depuração passo a passo e saída de logs por DBG_UART, consulte os manuais do SFtool e do Impeller.

Checklist da depuração

• PA18/PA19, o GND e a referência de alimentação necessária estão disponíveis em pads de teste ou pinos de um conector.
• O acesso de depuração continua disponível depois da montagem do gabinete, da bateria e do display.
• O nível de tensão UART de 3,3 V é compatível com o adaptador ou gabarito de teste escolhido.
• O procedimento de recuperação está documentado para placas que não conseguem inicializar o firmware da aplicação.

5.7.2. Gravação em produção e calibração do cristal¶

Resumo rápido

• A programação em produção e a calibração do cristal exigem alimentação estável, acesso à DBG_UART, PA01 e os pontos de teste necessários de alimentação e GND.
• O acesso do gabarito de teste deve ser previsto antes de definir o contorno mecânico da PCB e o gabinete.

Objetivo do projeto

Permita programar, calibrar e recuperar cada placa de produção sem soldagem manual nem desmontagem do produto.

A SiFli fornece um downloader offline para gravar o firmware de produção e calibrar o cristal. Reserve no projeto de hardware, no mínimo, os seguintes pontos de teste: PVDD/VBAT, GND, AVDD33, DBG_UART_RXD, DBG_UART_TXD e PA01. Consulte o documento "Offline Downloader User Guide", incluído no pacote de desenvolvimento, para obter o procedimento detalhado de gravação e calibração.

Checklist de produção

• Os pontos de teste PVDD/VBAT, GND, AVDD33, DBG_UART_RXD, DBG_UART_TXD e PA01 estão previstos.
• Os pads de teste permanecem acessíveis ao gabarito de teste previsto após a montagem mecânica.
• O fluxo de calibração do cristal e os limites de aprovação/reprovação foram definidos com a equipe de fabricação.
• Os registros de programação, calibração e testes funcionais podem ser associados à revisão da placa.

5.7.3. Checklists de esquemático e layout da PCB¶

Use o checklist oficial de esquemático e PCB, publicado na wiki da SiFli, como ponto de controle formal de liberação. Consulte o Checklist do esquemático para ver a versão completa, item por item. As listas deste guia ajudam a detectar problemas comuns de engenharia antes da revisão formal.

Checklist para liberação

• Os checklists do esquemático e da PCB, a verificação da lista de fornecedores aprovados (AVL), o relatório DRC e o relatório de impedância estão concluídos.
• Foram arquivadas capturas de evidências sobre alimentação, clock, RF, display, armazenamento, áudio, USB, SDIO, DC/DC e acesso aos testes de produção.
• As premissas específicas de cada variante estão registradas nas notas de revisão.
• Cada risco de hardware ainda em aberto tem um responsável definido antes da liberação.

Última atualização: 2026-10-21