Guía de diseño de hardware SF32LB52x — Almacenamiento y fabricación¶

5.6. Almacenamiento y conectividad¶

5.6.1. Almacenamiento¶

Resumen rápido

• Las opciones de arranque externo incluyen SPI NOR, SPI NAND y SD NAND; eMMC está disponible en las variantes compatibles con alimentación externa regulada.
• Los pines bootstrap PA13 y PA17 seleccionan el medio de arranque.
• Las notas de aplicación y la guía de diseño de esquemáticos asignan PA21 a la conmutación de la alimentación del almacenamiento de arranque, mientras que la lista de comprobación oficial asigna PA11 a la Flash externa de las variantes alimentadas por batería. Confirme con SiFli qué pin de control corresponde al diseño concreto. Como requisito independiente, la Flash NOR de 32 MB o más conectada mediante MPI debe apagarse y volver a encenderse mediante PA21 para que la ROM pueda reconocerla tras un reinicio o al entrar en Hibernate. En las variantes con memoria integrada en el encapsulado, VDD_SIP debe apagarse durante Hibernate para evitar fugas en las E/S de esa memoria.

Objetivo de diseño

Elija el medio de arranque y la arquitectura de alimentación del almacenamiento en función del tamaño del firmware, la estrategia de actualización y los estados de bajo consumo. El diseño también debe permitir que la ROM arranque de forma fiable tras un reinicio o tras entrar en Hibernate.

5.6.1.1. Descripción de la interfaz de almacenamiento¶

El chip admite SPI NOR Flash, SPI NAND Flash y SD NAND Flash externos. eMMC solo es compatible con las variantes 52B/D/E/G/J de alimentación regular (regular-powered).

5.6.1.2. Configuración de arranque¶

5.6.1.3. Control de alimentación del almacenamiento de arranque¶

Las guías de aplicación y de diseño de esquemáticos de OpenSiFli, de mayor prioridad, asignan PA21 al control del interruptor (nivel alto: encendido; nivel bajo: apagado); utilice PA21 como base de diseño respaldada por las fuentes. En cambio, el libro de Excel de comprobación enlazado desde la wiki de SiFli asigna PA11 a la Flash externa de las variantes con batería. No utilice PA11 basándose únicamente en ese libro de Excel. Este no aclara si PA11 es otra señal de habilitación de la placa o una discrepancia de asignación; confirme con SiFli la red y la variante exactas antes de liberar el diseño.

Errores frecuentes en el diseño del almacenamiento

• Omitir las resistencias bootstrap o montarlas para un medio de arranque incorrecto.
• Dejar sin conectar el control del interruptor de alimentación del almacenamiento de arranque confirmado por la fuente.
• Suponer que eMMC está disponible en todas las variantes.
• Mantener siempre alimentada una NOR Flash grande cuando el modo de 4 bytes puede impedir que la ROM la reconozca tras un reinicio.

Lista de comprobación del almacenamiento

• El medio de arranque se ha seleccionado y documentado antes del diseño de la PCB.
• Las opciones de polarización bootstrap de PA13/PA17 coinciden con la tabla de arranque.
• Los interruptores de alimentación necesarios para el almacenamiento de arranque se controlan mediante el pin confirmado por la fuente para la variante; la discrepancia PA11/PA21 se ha resuelto con SiFli.
• Se han evaluado las alternativas de VCC/VCCQ de eMMC para los diseños con alimentación regular.
• El plan de puesta en marcha incluye la selección del modo de arranque, la temporización de la alimentación del almacenamiento, la lectura del ID y la descarga del firmware.

5.6.2. Sensores¶

Resumen rápido

• Los sensores suelen conectarse mediante I2C o SPI. Desconecte la alimentación de los sensores no utilizados para reducir la corriente en espera; mantenga los necesarios para despertar el sistema en el modo de funcionamiento requerido.
• Asigne las interrupciones de sensores que se usarán para activar el sistema antes de cerrar la asignación de pines.

Objetivo de diseño

Garantice la alimentación, las interrupciones y el bus de los sensores, y permita que los sensores no utilizados se apaguen correctamente en los modos de bajo consumo.

SF32LB52x puede conectarse a sensores de frecuencia cardíaca, acelerómetros, sensores geomagnéticos y otros similares. Para conmutar su alimentación, elija un interruptor de carga con Iq bajo.

Lista de comprobación de sensores

• Se han asignado los pines de bus, interrupción, reinicio y habilitación de alimentación de los sensores.
• La corriente de reposo (Iq) y la corriente de apagado del interruptor de carga de los sensores cumplen el objetivo de espera.
• Las resistencias pull-up están conectadas a la línea de tensión de E/S correcta del sensor.
• El plan de puesta en marcha incluye el escaneo del bus, la activación por interrupción y el ciclo de alimentación del sensor.

5.6.3. Asignación de pines UART e I2C¶

Resumen rápido

• Las funciones UART e I2C pueden asignarse a cualquier pin PA.
• Aun así, la elección de pines debe tener en cuenta las restricciones de arranque, activación, depuración, pruebas de producción y trazado de la placa.

Objetivo de diseño

Aproveche la asignación flexible de pines para simplificar el trazado sin ocupar los pines necesarios para bootstrap, activación, acceso de depuración o el utillaje de producción.

SF32LB52x permite asignar las funciones UART e I2C a cualquier pin PA.

Lista de comprobación UART/I2C

• Las resistencias pull-up, los dominios de tensión y la capacitancia son adecuados en cada bus I2C.
• Se puede acceder a los pines UART necesarios para registros, descarga o módulos externos.
• La multiplexación de pines no entra en conflicto con las funciones bootstrap, activación, pantalla, almacenamiento o depuración.

5.6.4. Asignación de pines GPTIM¶

Resumen rápido

• Las funciones GPTIM pueden asignarse a cualquier pin PA.
• Las funciones del temporizador permiten salidas PWM, captura de entrada, control de motor, control de retroiluminación y temporización específica del producto.

Objetivo de diseño

Planifique con tiempo las funciones que requieren temporizador para evitar que, al final del diseño, PWM, captura o temporización deban asignarse a pines difíciles de trazar o incompatibles con la activación.

SF32LB52x permite asignar las funciones GPTIM a cualquier pin PA.

Lista de comprobación GPTIM

• Los canales de temporizador necesarios para PWM, captura o bucles de control figuran en la tabla de pines.
• Los pines GPTIM no entran en conflicto con los requisitos de retroiluminación, motor, depuración o almacenamiento.
• El plan de puesta en marcha incluye la comprobación de la frecuencia PWM, el rango del ciclo de trabajo y la polaridad del pin.

5.7. Fabricación¶

5.7.1. Interfaz de depuración y descarga¶

Resumen rápido

• Tras el encendido, PA18 y PA19 están configurados de forma predeterminada como DBG_UART y se multiplexan con SWD.
• Reserve acceso físico a los pines de depuración/descarga en todas las placas de prototipo y producción.

Objetivo de diseño

Garantice el acceso para cargar firmware, consultar registros de depuración, depurar paso a paso y recuperar el sistema tras un fallo, incluso después de definir la carcasa y el utillaje de producción.

SF32LB52x admite la interfaz DBG_UART para descarga y depuración, conectada a un PC mediante un adaptador UART-USB de 3,3 V. SWD y DBG_UART se multiplexan en PA18 y PA19; la configuración predeterminada tras el encendido es DBG_UART, que permite tanto la depuración paso a paso como la salida de registros.

Para la depuración paso a paso y la salida de registros mediante DBG_UART, consulte los manuales de SFtool e Impeller.

Lista de comprobación de depuración

• PA18/PA19, masa y la referencia de alimentación necesaria están disponibles en pads de prueba o pines de conector.
• El acceso de depuración sigue disponible después de montar la carcasa, la batería y la pantalla.
• El nivel de tensión UART de 3,3 V es compatible con el adaptador o utillaje seleccionado.
• Se ha documentado el procedimiento de recuperación de una placa que no puede arrancar el firmware de aplicación.

5.7.2. Grabación de producción y calibración del cristal¶

Resumen rápido

• La grabación de producción y la calibración del cristal requieren una alimentación estable, acceso a DBG_UART, PA01 y los puntos de prueba necesarios de alimentación y masa.
• Diseñe el acceso del utillaje antes de cerrar el contorno mecánico de la PCB y la carcasa.

Objetivo de diseño

Permita grabar, calibrar y recuperar todas las placas de producción sin soldaduras manuales ni desmontar el producto.

SiFli proporciona una herramienta de descarga sin conexión para grabar el firmware de producción y calibrar el cristal. Reserve en el diseño de hardware, como mínimo, estos puntos de prueba: PVDD/VBAT, GND, AVDD33, DBG_UART_RXD, DBG_UART_TXD y PA01. Consulte el documento «Offline Downloader User Guide», incluido en el paquete de desarrollo, para conocer el procedimiento detallado de grabación y calibración.

Lista de comprobación de producción

• Se han reservado puntos de prueba para PVDD/VBAT, GND, AVDD33, DBG_UART_RXD, DBG_UART_TXD y PA01.
• El utillaje previsto puede acceder a los pads de prueba después del montaje mecánico.
• Se han definido con fabricación el flujo de calibración del cristal y los límites de aceptación/rechazo.
• Los registros de grabación, calibración y pruebas funcionales se pueden asociar a la revisión de la placa.

5.7.3. Listas de comprobación de esquemático y PCB¶

Use la lista oficial de comprobación de esquemático y PCB publicada en la wiki de SiFli como criterio formal de liberación. Consulte la Lista de comprobación del esquemático para ver la versión completa, punto por punto. Las listas de esta guía ayudan a detectar problemas de ingeniería habituales antes de la revisión formal.

Lista de comprobación de liberación

• Se han completado la lista de comprobación del esquemático, la de PCB, la revisión AVL y los informes DRC y de impedancia.
• Se han archivado capturas de pantalla como evidencia de alimentación, reloj, RF, pantalla, almacenamiento, audio, USB, SDIO, DC/DC y acceso para pruebas de producción.
• Las hipótesis específicas de cada variante están documentadas en las notas de revisión.
• Se ha asignado un responsable a cada riesgo de hardware pendiente antes de la liberación.

Última actualización: 2026-10-21