SF32LB52x Hardware-Design-Leitfaden — Speicher & Fertigung¶

5.6. Speicher und Konnektivität¶

5.6.1. Speicher¶

Kurzübersicht

• Externe Boot-Speicher können SPI NOR, SPI NAND oder SD NAND sein; eMMC ist bei unterstützten Varianten mit externer geregelter Versorgung verfügbar.
• Die Bootstrap-Pins PA13 und PA17 wählen das Boot-Medium.
• Anwendungshinweise und Leitfaden zum Schaltplanentwurf nennen PA21 zum Schalten der Boot-Speicherversorgung, während die offizielle Checkliste PA11 für externen Flash bei akkubetriebenen Varianten nennt. Lassen Sie den zutreffenden Steuerpin für das konkrete Design von SiFli bestätigen. Unabhängig davon muss NOR-Flash ab 32 MB am MPI über PA21 aus- und wieder eingeschaltet werden können, damit das ROM ihn nach einem Reset oder dem Wechsel in Hibernate erkennt. Bei Varianten mit Speicher im selben Gehäuse muss VDD_SIP in Hibernate abgeschaltet werden, um Leckströme an den Memory-I/Os zu vermeiden.

Design-Ziel

Wählen Sie ein Boot-Medium und ein dazu passendes Versorgungskonzept, das Firmware-Größe, Update-Strategie und Energiesparzustände berücksichtigt und einen zuverlässigen ROM-Start nach einem Reset oder dem Wecken aus Hibernate ermöglicht.

5.6.1.1. Beschreibung der Speicherschnittstelle¶

Der Chip unterstützt externes SPI-NOR-Flash, SPI-NAND-Flash und SD-NAND-Flash. eMMC wird nur bei den Varianten 52B/D/E/G/J mit externer geregelter Versorgung unterstützt.

5.6.1.2. Boot-Konfiguration¶

5.6.1.3. Versorgungssteuerung des Boot-Speichers¶

Die höherrangigen OpenSiFli-Anwendungshinweise und der Leitfaden zum Schaltplanentwurf nennen PA21 als Steuersignal für den Versorgungsschalter (High: ein, Low: aus); dieser Leitfaden verwendet PA21 daher als quellenbasierten Entwurfswert. Das über das SiFli-Wiki verlinkte Checklisten-Arbeitsblatt nennt dagegen PA11 für externen Flash bei batteriegespeisten Varianten. Ersetzen Sie PA21 nicht allein aufgrund dieses Arbeitsblatts durch PA11. Ob PA11 ein separates Enable-Signal auf der Platine oder eine abweichende Pinzuordnung bezeichnet, bleibt offen; klären Sie das konkrete Netz und die Variante vor der Freigabe mit SiFli.

Häufige Fehler beim Speicherdesign

• Fehlende Bootstrap-Widerstände oder Bestückung für das falsche Boot-Medium.
• Der quellenbestätigte Steuerpin für den Versorgungsschalter des Boot-Speichers bleibt unbeschaltet.
• Annahme, dass eMMC bei allen Varianten verfügbar ist.
• Großer NOR-Flash-Speicher bleibt dauerhaft versorgt, obwohl der 4-Byte-Modus die ROM-Erkennung nach einem Neustart stören kann.

Checkliste Speicher

• Das Boot-Medium ist ausgewählt und dokumentiert, bevor das PCB-Layout beginnt.
• Die Bootstrap-Pull-Optionen von PA13/PA17 stimmen mit der Boot-Tabelle überein.
• Alle erforderlichen Versorgungsschalter für Boot-Speicher werden über den quellenbestätigten, variantenspezifischen Pin gesteuert; die Abweichung PA11/PA21 wurde mit SiFli geklärt.
• Die eMMC-VCC-/VCCQ-Abwägung ist für Designs mit externer geregelter Versorgung geprüft.
• Der Inbetriebnahmeplan deckt die Boot-Modus-Beschaltung, das Timing der Speicherversorgung, das Auslesen der Speicher-ID und den Firmware-Download ab.

5.6.2. Sensoren¶

Kurzübersicht

• Sensoren werden üblicherweise über I2C oder SPI angeschlossen. Schalten Sie ungenutzte Sensoren ab, um den Stromverbrauch im Standby zu senken. Sensoren, die das System wecken sollen, müssen im dafür erforderlichen Betriebsmodus bleiben.
• Sensor-Interrupts für das Aufwecken müssen vor der Freigabe der Pinbelegung zugewiesen werden.

Design-Ziel

Sorgen Sie für eine zuverlässige Sensorversorgung sowie zuverlässige Interrupt- und Busverbindungen. Stellen Sie sicher, dass sich ungenutzte Sensoren in Energiesparmodi zuverlässig abschalten lassen.

Der SF32LB52x lässt sich mit Herzfrequenzsensoren, Beschleunigungssensoren, geomagnetischen Sensoren und ähnlichen Sensoren verbinden. Wählen Sie zur Sensorversorgung einen Lastschalter mit geringem Ruhestrom (Iq).

Checkliste Sensoren

• Sensor-Bus-, Interrupt-, Reset- und Power-Enable-Pins sind zugewiesen.
• Ruhestrom (Iq) und Abschaltstrom des Sensor-Lastschalters erfüllen das Standby-Ziel.
• Pull-up-Widerstände sind an die korrekte Sensor-I/O-Versorgungsschiene angeschlossen.
• Der Inbetriebnahmeplan umfasst den Bus-Scan, das Aufwecken per Interrupt und das Aus- und Einschalten der Sensorversorgung.

5.6.3. UART- und I2C-Pin-Zuweisung¶

Kurzübersicht

• UART- und I2C-Funktionen können beliebigen PA-Pins zugeordnet werden.
• Berücksichtigen Sie bei der Pin-Auswahl dennoch Einschränkungen durch Boot-Funktionen, Weckquellen, Debugging, Produktionstests und das Leiterplatten-Routing.

Design-Ziel

Nutzen Sie die flexible Pin-Zuordnung, um das Routing zu vereinfachen, ohne benötigte Bootstrap- oder Weck-Pins, den Debug-Zugang oder Anschlüsse für Fertigungsprüfvorrichtungen zu blockieren.

Der SF32LB52x unterstützt die Zuordnung von UART- und I2C-Funktionen auf beliebige PA-Pins.

Checkliste UART/I2C

• Pull-ups, Spannungsdomänen und Buskapazität sind für jeden I2C-Bus korrekt.
• Für Logs, Download oder externe Module benötigte UART-Pins sind zugänglich.
• Das Pin-Multiplexing steht nicht in Konflikt mit Bootstrap-, Weck-, Display-, Speicher- oder Debug-Funktionen.

5.6.4. GPTIM-Pin-Zuweisung¶

Kurzübersicht

• GPTIM-Funktionen können beliebigen PA-Pins zugeordnet werden.
• Timerfunktionen werden für PWM-Ausgänge, Eingangserfassung, Motorsteuerung, Hintergrundbeleuchtung und produktspezifische Zeitsteuerung genutzt.

Design-Ziel

Legen Sie timerbezogene Pin-Funktionen früh fest. So müssen PWM-, Capture- und Timing-Funktionen später nicht auf ungünstig geroutete oder mit Weckfunktionen kollidierende Pins gelegt werden.

Der SF32LB52x unterstützt die Zuordnung von GPTIM-Funktionen auf beliebige PA-Pins.

Checkliste GPTIM

• Für PWM, Capture oder Regelschleifen benötigte Timer-Kanäle sind in der Pinbelegungstabelle aufgeführt.
• GPTIM-Pins stehen nicht in Konflikt mit Anforderungen an Hintergrundbeleuchtung, Motor, Debug oder Speicher.
• Der Inbetriebnahmeplan umfasst die Prüfung von PWM-Frequenz, Tastgradbereich und Pin-Polarität.

5.7. Fertigung¶

5.7.1. Debug- und Download-Schnittstelle¶

Kurzübersicht

• PA18 und PA19 sind nach dem Einschalten standardmäßig DBG_UART und mit SWD gemultiplext.
• Sehen Sie auf jeder Prototypen- und Serienplatine zugängliche Testpunkte oder Steckverbinder für die Debug-/Download-Pins vor.

Design-Ziel

Stellen Sie den Firmware-Download, Debug-Protokolle, Einzelschritt-Debugging und die Fehlerwiederherstellung sicher, auch nachdem Produktgehäuse und Produktionsprüfvorrichtung festgelegt sind.

Der SF32LB52x unterstützt eine DBG_UART-Schnittstelle für Download und Debug, die über ein 3,3-V-UART-zu-USB-Adapterboard mit einem PC verbunden wird. SWD und DBG_UART sind auf PA18 und PA19 gemultiplext; die Standardkonfiguration nach dem Einschalten ist DBG_UART, das sowohl Einzelschritt-Debugging als auch Log-Ausgabe unterstützt.

Hinweise zum Einzelschritt-Debugging und zur Log-Ausgabe über DBG_UART finden Sie in den Handbüchern von SFtool und Impeller.

Checkliste Debug

• PA18/PA19, Masse und die erforderliche Spannungsreferenz sind auf Testpads oder Steckverbinder-Pins zugänglich.
• Der Debug-Zugang bleibt nach Gehäuse-, Akku- und Display-Montage verfügbar.
• Der UART-Signalpegel ist 3,3-V-kompatibel mit dem gewählten Adapter oder der Testvorrichtung.
• Für eine Leiterplatte, auf der die Anwendungsfirmware nicht startet, ist ein Wiederherstellungsweg dokumentiert.

5.7.2. Produktionsprogrammierung und Quarzkalibrierung¶

Kurzübersicht

• Die Produktionsprogrammierung und Quarzkalibrierung erfordern eine stabile Stromversorgung, DBG_UART-Zugang, PA01 sowie die erforderlichen Versorgungs- und Masse-Testpunkte.
• Der Zugang über die Produktionsprüfvorrichtung sollte vor der Freigabe von Platinenkontur und Gehäusedesign festgelegt sein.

Design-Ziel

Jede Serienplatine muss sich ohne manuelles Löten oder Zerlegen des Produkts programmieren, kalibrieren und wiederherstellen lassen.

SiFli stellt einen Offline-Downloader für das Flashen der Produktionsfirmware und die Quarzkalibrierung bereit. Reservieren Sie im Hardwaredesign mindestens diese Testpunkte: PVDD/VBAT, GND, AVDD33, DBG_UART_RXD, DBG_UART_TXD und PA01. Den detaillierten Flash- und Kalibrierungsprozess finden Sie im Dokument „Offline Downloader User Guide“ im Entwicklungspaket.

Checkliste Produktion

• Die Testpunkte PVDD/VBAT, GND, AVDD33, DBG_UART_RXD, DBG_UART_TXD und PA01 sind reserviert.
• Die Testpads sind nach der mechanischen Montage für die vorgesehene Testvorrichtung erreichbar.
• Der Ablauf der Quarzkalibrierung und die Abnahmegrenzwerte sind mit der Fertigung abgestimmt.
• Programmier-, Kalibrierungs- und Funktionstestdatensätze lassen sich der Leiterplattenrevision zuordnen.

5.7.3. Schaltplan- und PCB-Zeichnungs-Checklisten¶

Verwenden Sie die offizielle Schaltplan- und PCB-Checkliste aus dem SiFli-Wiki als formales Freigabekriterium. Die vollständige Prüfung Punkt für Punkt finden Sie in der Schaltplan-Checkliste. Die Checklisten dieses Leitfadens helfen, typische Entwicklungsfehler vor der formalen Prüfung zu erkennen.

Freigabe-Checkliste

• Schaltplan-Checkliste, PCB-Checkliste, AVL-Prüfung, DRC-Bericht und Impedanzbericht sind vollständig.
• Nachweis-Screenshots sind archiviert für Stromversorgung, Takt, RF, Display, Speicher, Audio, USB, SDIO, DC/DC und Produktionstestzugang.
• Variantenspezifische Annahmen sind in den Review-Notizen dokumentiert.
• Offene Hardware-Risiken sind vor der Freigabe einem Verantwortlichen zugewiesen.

Zuletzt aktualisiert: 2026-10-21