Перейти к содержанию

Руководство по проектированию аппаратной части SF32LB52x — проверка проекта и справочные материалы

Часть руководства по проектированию аппаратной части SF32LB52x

Эта страница содержит разделы 7–10: проверку проекта, документы и справочные материалы, приложения и историю изменений. См. также рекомендации по разводке PCB.

7. Проверка проекта

  • Проверка минимальной системы завершена: задокументированы точный вариант, корпус, дерево питания, загрузочный носитель, выводы настройки загрузки, доступ для отладки и программирования, тактирование и стратегия пробуждения
  • Подтверждены точная модель чипа и вариант питания; схемы питания двух вариантов не смешаны
  • Напряжения на выводах питания процессора (VBUS/VBAT/VCC или PVDD/VDDIOA/VDD_SIP) находятся в пределах, указанных в даташите
  • Дроссель BUCK соответствует требованиям: 4,7 uH ±20%, DCR ≤0,4 Ω, Isat ≥450 mA
  • Для варианта с питанием от аккумулятора проверены цепь зарядки, диапазон напряжений компонента OVP и ёмкость на выходе встроенного LDO
  • Кварцевые резонаторы 48 MHz и 32,768 kHz соответствуют рекомендованным характеристикам; соблюдены требования к разводке и запретным зонам
  • Волновое сопротивление RF-трассы составляет 50 Ω, согласующая цепь размещена рядом с чипом
  • Настройка загрузки из памяти, включая вариант eMMC при внешнем стабилизированном питании, соответствует состояниям выводов Bootstrap
  • Проверьте вывод управления переключателем питания памяти для конкретного варианта; до выпуска устраните расхождение PA11/PA21 между официальным контрольным списком и рекомендациями по применению
  • USB DP/DN разведены как дифференциальная пара с дифференциальным волновым сопротивлением 90 Ω
  • Сигналы SDIO разведены вместе: общая длина ≤50 mm, разница длин внутри группы ≤6 mm; предусмотрено экранирование землёй
  • Предусмотрены мультиплексируемые выводы DBG_UART/SWD и производственные тестовые точки
  • Номера деталей ключевых компонентов сверены с актуальным перечнем поставщиков, одобренных SiFli

Дополнительные источники:

Чек-лист схемы (раздел 5.8) и чек-лист разводки PCB (раздел 6.15) по пунктам воспроизводят один и тот же Чек-лист схемы и PCB SF32LB52 (V1.0, 2026-01-21). Они размещены рядом с рекомендациями по схемотехнике и разводке, которые помогают выполнить проверку.

9. Приложения

В исходных рекомендациях SiFli приведены следующие эталонные схемы, примеры разводки PCB, механические чертежи и схемы питания. Приложения сохраняют эти иллюстрации для проверки проекта; основные рекомендации по проектированию остаются в разделах 5 и 6.

Как пользоваться иллюстрациями

Рассматривайте иллюстрации как эталонные схемы и примеры разводки из исходных рекомендаций. Окончательную реализацию для выбранного устройства и изделия проверяйте по правилам, таблицам, даташиту, справочному руководству, актуальному пакету эталонного проекта и AVL.

Таблица 9-1: Содержание приложений
Задача Где искать
Примеры структурных схем умных часов для двух групп SF32LB52x Приложение A: типовое применение в умных часах
Примеры схем RF, памяти/загрузки, кнопок, двигателя, аудио, тактирования, USB и DC/DC Приложение B: эталонные схемы
Примеры размещения и разводки RF, памяти, аудио, стека слоёв, вывода трасс из корпуса, тактовых цепей, USB и DC/DC Приложение C: эталонная разводка PCB
Чертежи габаритов, формы корпуса и посадочного места Приложение D: механические чертежи
Эталонные схемы и разводка зарядки, OVP, дерева питания и PMU Приложение E: питание

9.1. Приложение A. Типовое применение в умных часах

Типовой проект умных часов на SF32LB52x включает MCU, дисплей, контроллер сенсорного ввода, память, датчики, вибромотор, аудиовход/выход, антенну Bluetooth, источники тактирования, управление питанием, интерфейсы отладки и производственного тестирования. Вариант с питанием от аккумулятора также включает управление зарядкой. На рисунках 9.1-1 и 9.1-2 показаны дисплей QSPI, акселерометр/гироскоп с интерфейсом SPI, модуль измерения пульса по I2C, аналоговый микрофон и тракт DAC-усилитель, вибромотор с управлением PWM, тактирование 48 MHz, RF-тракт Bluetooth и доступ SWD/UART. QSPI NAND, SD NAND и NOR Flash приведены как примеры памяти, а не полный перечень загрузочных носителей. На обеих схемах показаны внешнее зарядное устройство и цепь Buck/LDO. Реальную архитектуру питания выбирайте по разделу 5.2: структурная схема не требует обязательного применения именно такой цепи.

Рисунок 9.1-1: Структурная схема умных часов (SF32LB520/3/5/7)

Рисунок 9.1-1: Структурная схема умных часов (SF32LB520/3/5/7)

Рисунок 9.1-2: Структурная схема умных часов (52B/D/E/G/J)

Рисунок 9.1-2: Структурная схема умных часов (52B/D/E/G/J)

9.2. Приложение B. Эталонные схемы

RF

Рисунок 9.2-1: Структурная схема RF-тракта

Рисунок 9.2-1: Структурная схема RF-тракта

Рисунок 9.2-2: Эталонная схема RF

Рисунок 9.2-2: Эталонная схема RF

Рисунок 9.2-3: Схема соединений RF

Рисунок 9.2-3: Схема соединений RF

Память и загрузка

Рисунок 9.2-4: Настройка выводов Bootstrap (SF32LB520/3/5/7)

Рисунок 9.2-4: Настройка выводов Bootstrap (SF32LB520/3/5/7)

Рисунок 9.2-5: Настройка выводов Bootstrap (52B/D/E/G/J)

Рисунок 9.2-5: Настройка выводов Bootstrap (52B/D/E/G/J)

Рисунок 9.2-6: Эталонная схема SDIO

Рисунок 9.2-6: Эталонная схема SDIO

Кнопки, двигатель и аудио

Рисунок 9.2-7: Эталонная схема вибромотора (SF32LB520/3/5/7)

Рисунок 9.2-7: Эталонная схема вибромотора (SF32LB520/3/5/7)

Рисунок 9.2-8: Эталонная схема вибромотора (52B/D/E/G/J)

Рисунок 9.2-8: Эталонная схема вибромотора (52B/D/E/G/J)

Рисунок 9.2-9: Эталонная схема кнопки питания

Рисунок 9.2-9: Эталонная схема кнопки питания

Рисунок 9.2-10: Эталонная схема поворотного энкодера

Рисунок 9.2-10: Эталонная схема поворотного энкодера

Рисунок 9.2-11: Эталонная схема аналогового микрофона MEMS

Рисунок 9.2-11: Эталонная схема аналогового микрофона MEMS

Рисунок 9.2-12: Эталонная схема аналогового микрофона ECM

Рисунок 9.2-12: Эталонная схема аналогового микрофона ECM

Рисунок 9.2-13: Эталонная схема подключения аналогового DAC к PA

Рисунок 9.2-13: Эталонная схема подключения аналогового DAC к PA

Рисунок 9.2-14: Эталонная схема питания аудиотракта

Рисунок 9.2-14: Эталонная схема питания аудиотракта

Рисунок 9.2-15: Эталонная схема аудио-ADC

Рисунок 9.2-15: Эталонная схема аудио-ADC

Рисунок 9.2-16: Эталонная схема аудио-DAC

Рисунок 9.2-16: Эталонная схема аудио-DAC

Тактирование

Рисунок 9.2-17: Схема кварцевого резонатора 48 MHz

Рисунок 9.2-17: Схема кварцевого резонатора 48 MHz

Рисунок 9.2-18: Схема кварцевого резонатора 32,768 kHz

Рисунок 9.2-18: Схема кварцевого резонатора 32,768 kHz

USB

Рисунок 9.2-19: Эталонная схема USB

Рисунок 9.2-19: Эталонная схема USB

DC/DC

Рисунок 9.2-20: Эталонная схема DC/DC

Рисунок 9.2-20: Эталонная схема DC/DC

9.3. Приложение C. Эталонная разводка PCB

RF

Рисунок 9.3-1: Эталонная разводка согласующей цепи RF

Рисунок 9.3-1: Эталонная разводка согласующей цепи RF

Рисунок 9.3-2: Эталонная разводка RF

Рисунок 9.3-2: Эталонная разводка RF

Память

Рисунок 9.3-3: Эталонная разводка SDIO

Рисунок 9.3-3: Эталонная разводка SDIO

Аудио

Рисунок 9.3-4: Эталонная разводка питания аудиотракта

Рисунок 9.3-4: Эталонная разводка питания аудиотракта

Рисунок 9.3-5: Эталонная разводка аудио-ADC

Рисунок 9.3-5: Эталонная разводка аудио-ADC

Рисунок 9.3-6: Эталонная разводка аудио-DAC

Рисунок 9.3-6: Эталонная разводка аудио-DAC

Основы PCB

Рисунок 9.3-7: Эталонный стек слоёв PCB

Рисунок 9.3-7: Эталонный стек слоёв PCB

Рисунок 9.3-8: Эталонные правила проектирования PCB

Рисунок 9.3-8: Эталонные правила проектирования PCB

Рисунок 9.3-9: Эталонный вывод трасс из корпуса QFN

Рисунок 9.3-9: Эталонный вывод трасс из корпуса QFN

Рисунок 9.3-10: Эталонное размещение кварцевых резонаторов

Рисунок 9.3-10: Эталонное размещение кварцевых резонаторов

Разводка тактовых сигналов

Рисунок 9.3-11: Модель разводки резонатора 48 MHz

Рисунок 9.3-11: Модель разводки резонатора 48 MHz

Рисунок 9.3-12: Эталонная разводка резонатора 48 MHz

Рисунок 9.3-12: Эталонная разводка резонатора 48 MHz

Рисунок 9.3-13: Модель разводки резонатора 32,768 kHz

Рисунок 9.3-13: Модель разводки резонатора 32,768 kHz

Рисунок 9.3-14: Эталонная разводка резонатора 32,768 kHz

Рисунок 9.3-14: Эталонная разводка резонатора 32,768 kHz

USB

Рисунок 9.3-15: Эталонная разводка USB

Рисунок 9.3-15: Эталонная разводка USB

Рисунок 9.3-16: Эталонное размещение компонентов USB

Рисунок 9.3-16: Эталонное размещение компонентов USB

Рисунок 9.3-17: Эталонная трассировка USB

Рисунок 9.3-17: Эталонная трассировка USB

DC/DC

Рисунок 9.3-18: Эталонная разводка DC/DC

Рисунок 9.3-18: Эталонная разводка DC/DC

9.4. Приложение D. Механические чертежи

Рисунок 9.4-1: Чертёж корпуса SF32LB520/3/5/7

Рисунок 9.4-1: Чертёж корпуса SF32LB520/3/5/7

Рисунок 9.4-2: Чертёж корпуса 52B/D/E/G/J

Рисунок 9.4-2: Чертёж корпуса 52B/D/E/G/J

Рисунок 9.4-3: Габариты корпуса QFN68L

Рисунок 9.4-3: Габариты корпуса QFN68L

Рисунок 9.4-4: Форма корпуса QFN68L

Рисунок 9.4-4: Форма корпуса QFN68L

Рисунок 9.4-5: Рекомендованное посадочное место QFN68L

Рисунок 9.4-5: Рекомендованное посадочное место QFN68L

9.5. Приложение E. Питание

SF32LB520/3/5/7 (питание от аккумулятора)

Ниже показаны внешние схемы зарядки с управлением трактом питания (PPM) и без него, а затем — схема встроенного зарядного устройства.

Рисунок 9.5-1: Внешняя схема зарядки без PPM

Рисунок 9.5-1: Внешняя схема зарядки без управления трактом питания (PPM)

Рисунок 9.5-2: Внешняя схема зарядки с PPM

Рисунок 9.5-2: Внешняя схема зарядки с управлением трактом питания (PPM)

Рисунок 9.5-3: Схема встроенного зарядного устройства

Рисунок 9.5-3: Схема встроенного зарядного устройства

Рисунок 9.5-4: Настройка порога OVP

Рисунок 9.5-4: Настройка порога OVP

Рисунок 9.5-5: Применение OVP с регулируемым OVLO

Рисунок 9.5-5: Применение OVP с регулируемым OVLO

Рисунок 9.5-6: Применение OVP со стабилизированным выходом

Рисунок 9.5-6: Применение OVP со стабилизированным выходом

Рисунок 9.5-7: Структура питания (SF32LB520/3/5/7)

Рисунок 9.5-7: Структура питания (SF32LB520/3/5/7)

Рисунок 9.5-8: Эталонная схема VCC

Рисунок 9.5-8: Эталонная схема VCC

Рисунок 9.5-9: Эталонная разводка VCC

Рисунок 9.5-9: Эталонная разводка VCC

Рисунок 9.5-10: Эталонная схема зарядки

Рисунок 9.5-10: Эталонная схема зарядки

Рисунок 9.5-11: Эталонная разводка зарядки

Рисунок 9.5-11: Эталонная разводка зарядки

Рисунок 9.5-12: Эталонное подключение TVS для PMU

Рисунок 9.5-12: Эталонное подключение TVS для PMU

Рисунок 9.5-13: Эталонная защита PMU от EOS

Рисунок 9.5-13: Эталонная защита PMU от EOS

52B/D/E/G/J (внешнее стабилизированное питание)

Рисунок 9.5-14: Эталонная разводка PMU (52B/D/E/G/J)

Рисунок 9.5-14: Эталонная разводка PMU (52B/D/E/G/J)

10. История изменений

Таблица 10-1: История изменений
Версия Дата Изменение
1.1 2026-07 Система питания выделена в самостоятельный раздел схемотехники; тактирование и RF разделены, последующие разделы перенумерованы.
1.0 Этот документ Две официальные рекомендации объединены в одно руководство; содержание для вариантов с питанием от аккумулятора и внешним стабилизированным питанием разделено вкладками.
0.0.1 10/2024 Исходная публикация SF32LB520-3-5-7-HW-Application
0.0.1 10/2024 Исходная публикация SF32LB52B-E-G-J-HW-Application

10.1. История изменений чек-листа

Чек-лист схемы и чек-лист разводки PCB имеют собственные версии, независимые от руководства; они соответствуют исходной таблице SiFli Чек-лист схемы и PCB SF32LB52.

Таблица 10.1-1: История изменений чек-листа
Версия Дата Изменение
1.0 2026-01-21 Первая версия на основе Чек-листа схемы и PCB SF32LB52 V1.0 от SiFli

Последнее обновление: