Ir para o conteúdo

Guia de projeto de hardware do SF32LB52x — checklist de revisão e referências

Parte do guia de projeto de hardware do SF32LB52x

Esta página reúne as Seções 7–10: checklist de revisão do projeto, documentos e referências, apêndices e histórico de revisões. Volte às Orientações de layout de PCB.

7. Checklist de revisão do projeto

  • A revisão do sistema mínimo está concluída: variante exata, encapsulamento, árvore de alimentação, meio de boot, pinos de configuração de boot, acesso para depuração e gravação, clocks e estratégia de despertar estão documentados
  • O modelo exato do chip e a variante de alimentação foram confirmados, sem misturar os esquemas de alimentação das duas variantes
  • Os pinos de alimentação do processador (VBUS/VBAT/VCC ou PVDD/VDDIOA/VDD_SIP) operam dentro da faixa de tensão especificada no datasheet
  • O indutor BUCK atende a 4,7 uH ±20%, DCR ≤0,4 Ω e Isat ≥450 mA
  • Variante alimentada por bateria: caminho de carga, faixa de tensão do componente OVP e capacitância de saída do LDO integrado foram verificados
  • Os cristais de 48 MHz e 32,768 kHz atendem às especificações recomendadas, e o roteamento e as áreas de exclusão atendem aos requisitos
  • A trilha RF tem impedância de 50 Ω, e a rede de casamento está próxima ao chip
  • A configuração de boot pelo armazenamento, incluindo a opção eMMC da variante com alimentação regulada externa, corresponde à configuração dos pinos Bootstrap
  • O pino de controle da chave de alimentação do armazenamento foi verificado para a variante exata; resolva, antes da liberação, a divergência PA11/PA21 entre o checklist oficial e as notas de aplicação
  • USB DP/DN são roteados como par diferencial com impedância diferencial de 90 Ω
  • Os sinais SDIO são roteados em conjunto, com comprimento total ≤50 mm, diferença de comprimento no grupo ≤6 mm e blindagem de GND
  • Os pinos multiplexados DBG_UART/SWD e os pontos de teste de produção estão reservados
  • Os números de peça dos principais componentes foram conferidos na lista de fornecedores aprovados pela SiFli mais recente

Outras referências:

Os checklists do esquemático (Seção 5.8) e do layout da PCB (Seção 6.15) reproduzem, item a item, o mesmo Checklist de esquemático e PCB do SF32LB52 (V1.0, 2026-01-21), junto das orientações de projeto usadas na revisão.

9. Apêndices

As notas de aplicação originais da SiFli incluem as figuras de referência de esquemáticos, layout de PCB, mecânica e alimentação apresentadas a seguir. Os apêndices mantêm essas figuras como material de referência para a revisão; as Seções 5 e 6 continuam sendo as principais orientações de projeto.

Como usar estas figuras

Use estas figuras como circuitos de referência e exemplos de layout das notas de aplicação originais. Confirme a implementação final para o dispositivo e o produto escolhidos usando as regras, tabelas, datasheet, manual de referência, pacote de projeto de referência mais recente e AVL.

Tabela 9-1: Mapa dos apêndices
Necessidade Onde começar
Exemplos de diagrama de blocos de smartwatch para os dois grupos SF32LB52x Apêndice A: aplicação típica de smartwatch
Exemplos de circuitos esquemáticos de RF, armazenamento/boot, botões, motor, áudio, clock, USB e DC/DC Apêndice B: esquemáticos de referência
Exemplos de posicionamento e roteamento de PCB para RF, armazenamento, áudio, empilhamento de camadas, fanout, clock, USB e DC/DC Apêndice C: layouts de PCB de referência
Desenhos de dimensões, formato e padrão de pads do encapsulamento Apêndice D: mecânica
Circuitos e layouts de referência de carga, OVP, árvore de alimentação e PMU Apêndice E: alimentação

9.1. Apêndice A. Aplicação típica de smartwatch

Um smartwatch típico com SF32LB52x inclui MCU, display, controlador de toque, armazenamento, sensores, motor de vibração, entrada/saída de áudio, antena Bluetooth, fontes de clock, gerenciamento de energia, acesso para depuração e acesso para testes de produção. A variante alimentada por bateria também inclui gerenciamento de carga. As Figuras 9.1-1 e 9.1-2 mostram display QSPI, acelerômetro/giroscópio por SPI, módulo de frequência cardíaca por I2C, microfone analógico e caminho DAC-amplificador, motor de vibração acionado por PWM, clock de 48 MHz, caminho RF Bluetooth e acesso SWD/UART. QSPI NAND, SD NAND e NOR Flash são exemplos de armazenamento, não uma lista completa dos meios de boot. Os dois diagramas mostram um carregador externo e um caminho Buck/LDO. Escolha a arquitetura real de alimentação conforme a Seção 5.2; o diagrama de blocos não impõe esse circuito.

Figura 9.1-1: Diagrama de aplicação de smartwatch (SF32LB520/3/5/7)

Figura 9.1-1: Diagrama de aplicação de smartwatch (SF32LB520/3/5/7)

Figura 9.1-2: Diagrama de aplicação de smartwatch (52B/D/E/G/J)

Figura 9.1-2: Diagrama de aplicação de smartwatch (52B/D/E/G/J)

9.2. Apêndice B. Esquemáticos de referência

RF

Figura 9.2-1: Diagrama de blocos do front-end RF

Figura 9.2-1: Diagrama de blocos do front-end RF

Figura 9.2-2: Esquemático de referência de RF

Figura 9.2-2: Esquemático de referência de RF

Figura 9.2-3: Referência de conexão do circuito RF

Figura 9.2-3: Referência de conexão do circuito RF

Armazenamento e boot

Figura 9.2-4: Referência de configuração de boot (SF32LB520/3/5/7)

Figura 9.2-4: Referência de configuração de boot (SF32LB520/3/5/7)

Figura 9.2-5: Referência de configuração de boot (52B/D/E/G/J)

Figura 9.2-5: Referência de configuração de boot (52B/D/E/G/J)

Figura 9.2-6: Esquemático de referência de SDIO

Figura 9.2-6: Esquemático de referência de SDIO

Botões, motor e áudio

Figura 9.2-7: Circuito de referência do motor de vibração (SF32LB520/3/5/7)

Figura 9.2-7: Circuito de referência do motor de vibração (SF32LB520/3/5/7)

Figura 9.2-8: Circuito de referência do motor de vibração (52B/D/E/G/J)

Figura 9.2-8: Circuito de referência do motor de vibração (52B/D/E/G/J)

Figura 9.2-9: Circuito de referência do botão de alimentação

Figura 9.2-9: Circuito de referência do botão de alimentação

Figura 9.2-10: Circuito de referência do encoder rotativo

Figura 9.2-10: Circuito de referência do encoder rotativo

Figura 9.2-11: Circuito de referência do microfone MEMS analógico

Figura 9.2-11: Circuito de referência do microfone MEMS analógico

Figura 9.2-12: Circuito de referência do microfone ECM analógico

Figura 9.2-12: Circuito de referência do microfone ECM analógico

Figura 9.2-13: Circuito de referência do DAC para o amplificador de potência de áudio

Figura 9.2-13: Circuito de referência do DAC para o amplificador de potência de áudio

Figura 9.2-14: Esquemático de referência da alimentação de áudio

Figura 9.2-14: Esquemático de referência da alimentação de áudio

Figura 9.2-15: Esquemático de referência do ADC de áudio

Figura 9.2-15: Esquemático de referência do ADC de áudio

Figura 9.2-16: Esquemático de referência do DAC de áudio

Figura 9.2-16: Esquemático de referência do DAC de áudio

Clock

Figura 9.2-17: Esquemático do cristal de 48 MHz

Figura 9.2-17: Esquemático do cristal de 48 MHz

Figura 9.2-18: Esquemático do cristal de 32,768 kHz

Figura 9.2-18: Esquemático do cristal de 32,768 kHz

USB

Figura 9.2-19: Esquemático de referência de USB

Figura 9.2-19: Esquemático de referência de USB

DC/DC

Figura 9.2-20: Esquemático de referência de DC/DC

Figura 9.2-20: Esquemático de referência de DC/DC

9.3. Apêndice C. Layouts de PCB de referência

RF

Figura 9.3-1: Layout de referência do casamento RF

Figura 9.3-1: Layout de referência do casamento RF

Figura 9.3-2: Roteamento de PCB de referência de RF

Figura 9.3-2: Roteamento de PCB de referência de RF

Armazenamento

Figura 9.3-3: Layout de PCB de referência de SDIO

Figura 9.3-3: Layout de PCB de referência de SDIO

Áudio

Figura 9.3-4: Layout de PCB de referência da alimentação de áudio

Figura 9.3-4: Layout de PCB de referência da alimentação de áudio

Figura 9.3-5: Layout de PCB de referência do ADC de áudio

Figura 9.3-5: Layout de PCB de referência do ADC de áudio

Figura 9.3-6: Layout de PCB de referência do DAC de áudio

Figura 9.3-6: Layout de PCB de referência do DAC de áudio

Estrutura da PCB

Figura 9.3-7: Empilhamento de camadas de referência da PCB

Figura 9.3-7: Empilhamento de camadas de referência da PCB

Figura 9.3-8: Regras de referência de projeto de PCB

Figura 9.3-8: Regras de referência de projeto de PCB

Figura 9.3-9: Fanout de referência do QFN

Figura 9.3-9: Fanout de referência do QFN

Figura 9.3-10: Posicionamento de referência dos cristais

Figura 9.3-10: Posicionamento de referência dos cristais

Roteamento de clock

Figura 9.3-11: Modelo de roteamento do cristal de 48 MHz

Figura 9.3-11: Modelo de roteamento do cristal de 48 MHz

Figura 9.3-12: Roteamento de referência do cristal de 48 MHz

Figura 9.3-12: Roteamento de referência do cristal de 48 MHz

Figura 9.3-13: Modelo de roteamento do cristal de 32,768 kHz

Figura 9.3-13: Modelo de roteamento do cristal de 32,768 kHz

Figura 9.3-14: Roteamento de referência do cristal de 32,768 kHz

Figura 9.3-14: Roteamento de referência do cristal de 32,768 kHz

USB

Figura 9.3-15: Layout de PCB de referência de USB

Figura 9.3-15: Layout de PCB de referência de USB

Figura 9.3-16: Referência de posicionamento de USB

Figura 9.3-16: Referência de posicionamento de USB

Figura 9.3-17: Referência de roteamento de USB

Figura 9.3-17: Referência de roteamento de USB

DC/DC

Figura 9.3-18: Layout de PCB de referência de DC/DC

Figura 9.3-18: Layout de PCB de referência de DC/DC

9.4. Apêndice D. Mecânica

Figura 9.4-1: Desenho do encapsulamento SF32LB520/3/5/7

Figura 9.4-1: Desenho do encapsulamento SF32LB520/3/5/7

Figura 9.4-2: Desenho do encapsulamento 52B/D/E/G/J

Figura 9.4-2: Desenho do encapsulamento 52B/D/E/G/J

Figura 9.4-3: Dimensões do encapsulamento QFN68L

Figura 9.4-3: Dimensões do encapsulamento QFN68L

Figura 9.4-4: Formato do encapsulamento QFN68L

Figura 9.4-4: Formato do encapsulamento QFN68L

Figura 9.4-5: Footprint recomendado do QFN68L

Figura 9.4-5: Footprint recomendado do QFN68L

9.5. Apêndice E. Alimentação

SF32LB520/3/5/7 (alimentado por bateria)

As figuras abaixo mostram circuitos externos de carregamento com e sem gerenciamento do caminho de alimentação (PPM), seguidos pelo circuito de carregamento integrado.

Figura 9.5-1: Circuito externo de carregamento sem PPM

Figura 9.5-1: Circuito externo de carregamento sem gerenciamento do caminho de alimentação (PPM)

Figura 9.5-2: Circuito externo de carregamento com PPM

Figura 9.5-2: Circuito externo de carregamento com gerenciamento do caminho de alimentação (PPM)

Figura 9.5-3: Circuito do carregador integrado

Figura 9.5-3: Circuito do carregador integrado

Figura 9.5-4: Ajuste do limiar de OVP

Figura 9.5-4: Ajuste do limiar de OVP

Figura 9.5-5: Aplicação de OVP com OVLO ajustável

Figura 9.5-5: Aplicação de OVP com OVLO ajustável

Figura 9.5-6: Aplicação de OVP com saída regulada

Figura 9.5-6: Aplicação de OVP com saída regulada

Figura 9.5-7: Estrutura de alimentação (SF32LB520/3/5/7)

Figura 9.5-7: Estrutura de alimentação (SF32LB520/3/5/7)

Figura 9.5-8: Esquemático de referência de VCC

Figura 9.5-8: Esquemático de referência de VCC

Figura 9.5-9: Layout de PCB de referência de VCC

Figura 9.5-9: Layout de PCB de referência de VCC

Figura 9.5-10: Esquemático de referência de carga

Figura 9.5-10: Esquemático de referência de carga

Figura 9.5-11: Layout de PCB de referência de carga

Figura 9.5-11: Layout de PCB de referência de carga

Figura 9.5-12: Referência de TVS para PMU

Figura 9.5-12: Referência de TVS para PMU

Figura 9.5-13: Referência de proteção EOS para PMU

Figura 9.5-13: Referência de proteção EOS para PMU

52B/D/E/G/J (alimentação regulada externa)

Figura 9.5-14: Layout de PCB de referência de PMU (52B/D/E/G/J)

Figura 9.5-14: Layout de PCB de referência de PMU (52B/D/E/G/J)

10. Histórico de revisões

Tabela 10-1: Histórico de revisões
Versão Data Alteração
1.1 2026-07 Sistema de alimentação passou a ser uma seção independente do esquemático; geração de clock e RF foram separados, e as seções seguintes foram renumeradas.
1.0 Este documento As duas notas de aplicação oficiais foram reunidas em um guia, com abas para separar os conteúdos das variantes alimentadas por bateria e por alimentação regulada externa.
0.0.1 10/2024 Publicação original de SF32LB520-3-5-7-HW-Application
0.0.1 10/2024 Publicação original de SF32LB52B-E-G-J-HW-Application

10.1. Histórico de revisões do checklist

Os checklists por item do esquemático e do layout da PCB têm versionamento independente do guia, conforme a planilha Checklist de esquemático e PCB do SF32LB52 da SiFli.

Tabela 10.1-1: Histórico de revisões do checklist
Versão Data Alteração
1.0 2026-01-21 Primeira versão, baseada no Checklist de esquemático e PCB do SF32LB52 V1.0 da SiFli

Última atualização: