Saltar a contenido

Guía de diseño de hardware SF32LB52x — Lista de comprobación para la revisión del diseño y referencias

Parte de la guía de diseño de hardware SF32LB52x

Esta página abarca las secciones 7–10: lista de comprobación para la revisión del diseño, documentos y referencias relacionados, apéndices e historial de revisiones. Vuelva a las Pautas de diseño de PCB.

7. Lista de comprobación para la revisión del diseño

  • La revisión del sistema mínimo está completa: se han documentado la variante exacta, el encapsulado, el árbol de alimentación, el medio de arranque, los pines de configuración de arranque, el acceso de depuración y descarga, los relojes y la estrategia de reactivación
  • Se han confirmado el modelo exacto del chip y la variante de alimentación; no se han mezclado los esquemáticos de alimentación de ambas variantes
  • Los pines de alimentación del procesador (VBUS/VBAT/VCC o PVDD/VDDIOA/VDD_SIP) están dentro del rango de tensión de la hoja de datos
  • El inductor BUCK cumple 4,7 µH ±20 %, DCR ≤0,4 Ω e Isat ≥450 mA
  • Variante alimentada por batería: se han verificado la ruta de carga, el rango de tensión del dispositivo OVP y la capacitancia de salida del LDO integrado
  • Los cristales de 48 MHz y 32,768 kHz cumplen las especificaciones recomendadas, y el trazado y las zonas de exclusión también satisfacen los requisitos
  • La pista RF tiene una impedancia de 50 Ω y la red de adaptación está situada cerca del chip
  • La configuración de arranque desde almacenamiento (incluida la opción eMMC de la variante alimentada mediante un regulador externo) coincide con los ajustes de los pines Bootstrap
  • Se ha verificado que el pin de control del interruptor de alimentación del almacenamiento corresponde a la variante exacta; la discrepancia PA11/PA21 entre la lista de comprobación oficial y las notas de aplicación debe resolverse antes de liberar el diseño
  • USB DP/DN se trazan como par diferencial con una impedancia diferencial de 90 Ω
  • Las señales SDIO se trazan juntas, con una longitud total ≤50 mm, una diferencia de longitud dentro del grupo ≤6 mm y apantallamiento de masa
  • Se han reservado los pines multiplexados DBG_UART/SWD y los puntos de prueba de producción
  • Los números de pieza de los componentes clave se han contrastado con la Lista de proveedores aprobados por SiFli más reciente

Referencias adicionales:

La lista de comprobación del esquemático (sección 5.8) y la lista de comprobación del diseño de PCB (sección 6.15) reproducen, punto por punto, la misma Lista de comprobación de esquemático y PCB SF32LB52 (V1.0, 2026-01-21), junto con las pautas de esquemático y diseño de PCB que deben verificar.

9. Apéndices

Las notas de aplicación originales de SiFli incluyen las siguientes figuras de referencia de esquemáticos, diseño de PCB, mecánica y alimentación. Estos apéndices conservan las figuras de origen como evidencias de revisión; las secciones 5 y 6 siguen siendo las pautas principales de diseño.

Cómo usar estas figuras

Considere estas figuras como ejemplos de circuitos y trazado de las notas de aplicación originales. Confirme la implementación final para el dispositivo y el producto exactos mediante el texto de los requisitos, las tablas, la hoja de datos, el manual de referencia, el paquete de diseño de referencia más reciente y la AVL.

Tabla 9-1: índice de apéndices
Necesidad Punto de partida
Ejemplos de diagramas de bloques de relojes inteligentes para ambos grupos de diseño SF32LB52x Apéndice A: ejemplo de aplicación de un reloj inteligente
Ejemplos de esquemáticos para RF, almacenamiento y arranque, botones, motor, audio, reloj, USB y DC/DC Apéndice B: esquemáticos de referencia
Ejemplos de colocación y trazado de PCB para RF, almacenamiento, audio, apilado, fanout, reloj, USB y DC/DC Apéndice C: diseños de referencia de PCB
Planos del contorno, la forma y el patrón de pads del encapsulado Apéndice D: mecánica
Esquemáticos y diseños de referencia para carga, OVP, arquitectura de alimentación y PMU Apéndice E: alimentación

9.1. Apéndice A. Ejemplo de aplicación de un reloj inteligente

Un diseño habitual de reloj inteligente basado en SF32LB52x incluye la MCU, pantalla, controlador táctil, almacenamiento, sensores, motor de vibración, entrada/salida de audio, antena Bluetooth, fuentes de reloj, gestión de alimentación e interfaces de depuración y de prueba en producción. El diseño alimentado por batería incluye además la gestión de carga. Las figuras 9.1-1 y 9.1-2 muestran una pantalla QSPI, acelerómetro/giroscopio por SPI, módulo de frecuencia cardíaca por I2C, micrófono analógico y ruta DAC-amplificador, motor de vibración controlado por PWM, reloj de 48 MHz, ruta RF Bluetooth y acceso SWD/UART. QSPI NAND, SD NAND y NOR Flash son ejemplos de almacenamiento, no una lista exhaustiva de medios de arranque. Ambos diagramas muestran un cargador externo y una ruta Buck/LDO; elija la arquitectura de alimentación según el apartado 5.2, sin interpretar el diagrama como un circuito obligatorio.

Figura 9.1-1: Diagrama de aplicación de reloj inteligente SF32LB520/3/5/7

Figura 9.1-1: Diagrama de aplicación de reloj inteligente SF32LB520/3/5/7

Figura 9.1-2: Diagrama de aplicación de reloj inteligente 52B/D/E/G/J

Figura 9.1-2: Diagrama de aplicación de reloj inteligente 52B/D/E/G/J

9.2. Apéndice B. Esquemáticos de referencia

RF

Figura 9.2-1: Diagrama de bloques del front-end de RF

Figura 9.2-1: Diagrama de bloques del front-end de RF

Figura 9.2-2: Esquemático de referencia RF

Figura 9.2-2: Esquemático de referencia RF

Figura 9.2-3: Referencia de conexión del circuito RF

Figura 9.2-3: Referencia de conexión del circuito RF

Almacenamiento y arranque

Figura 9.2-4: Referencia de bootstrap SF32LB520/3/5/7

Figura 9.2-4: Referencia de bootstrap SF32LB520/3/5/7

Figura 9.2-5: Referencia de bootstrap 52B/D/E/G/J

Figura 9.2-5: Referencia de bootstrap 52B/D/E/G/J

Figura 9.2-6: Esquemático de referencia SDIO

Figura 9.2-6: Esquemático de referencia SDIO

Botones, motor y audio

Figura 9.2-7: Referencia del motor de vibración SF32LB520/3/5/7

Figura 9.2-7: Referencia del motor de vibración SF32LB520/3/5/7

Figura 9.2-8: Referencia del motor de vibración 52B/D/E/G/J

Figura 9.2-8: Referencia del motor de vibración 52B/D/E/G/J

Figura 9.2-9: Referencia del botón de encendido

Figura 9.2-9: Referencia del botón de encendido

Figura 9.2-10: Referencia del botón del codificador rotatorio

Figura 9.2-10: Referencia del botón del codificador rotatorio

Figura 9.2-11: Referencia de micrófono MEMS analógico

Figura 9.2-11: Referencia de micrófono MEMS analógico

Figura 9.2-12: Referencia de micrófono ECM analógico

Figura 9.2-12: Referencia de micrófono ECM analógico

Figura 9.2-13: Referencia de DAC analógico a PA

Figura 9.2-13: Referencia de DAC analógico a PA

Figura 9.2-14: Esquemático de referencia de alimentación de audio

Figura 9.2-14: Esquemático de referencia de alimentación de audio

Figura 9.2-15: Esquemático de referencia de ADC de audio

Figura 9.2-15: Esquemático de referencia de ADC de audio

Figura 9.2-16: Esquemático de referencia de DAC de audio

Figura 9.2-16: Esquemático de referencia de DAC de audio

Reloj

Figura 9.2-17: Esquemático del cristal de 48 MHz

Figura 9.2-17: Esquemático del cristal de 48 MHz

Figura 9.2-18: Esquemático del cristal de 32,768 kHz

Figura 9.2-18: Esquemático del cristal de 32,768 kHz

USB

Figura 9.2-19: Esquemático de referencia USB

Figura 9.2-19: Esquemático de referencia USB

DC/DC

Figura 9.2-20: Esquemático de referencia DC/DC

Figura 9.2-20: Esquemático de referencia DC/DC

9.3. Apéndice C. Diseños de referencia de PCB

RF

Figura 9.3-1: Referencia de adaptación RF en PCB

Figura 9.3-1: Referencia de adaptación RF en PCB

Figura 9.3-2: Referencia de trazado RF en PCB

Figura 9.3-2: Referencia de trazado RF en PCB

Almacenamiento

Figura 9.3-3: Referencia de PCB SDIO

Figura 9.3-3: Referencia de PCB SDIO

Audio

Figura 9.3-4: Referencia de alimentación de audio en PCB

Figura 9.3-4: Referencia de alimentación de audio en PCB

Figura 9.3-5: Referencia de ADC de audio en PCB

Figura 9.3-5: Referencia de ADC de audio en PCB

Figura 9.3-6: Referencia de DAC de audio en PCB

Figura 9.3-6: Referencia de DAC de audio en PCB

Estructura de PCB

Figura 9.3-7: Referencia de apilado de PCB

Figura 9.3-7: Referencia de apilado de PCB

Figura 9.3-8: Referencia de reglas de diseño de PCB

Figura 9.3-8: Referencia de reglas de diseño de PCB

Figura 9.3-9: Referencia de fanout QFN

Figura 9.3-9: Referencia de fanout QFN

Figura 9.3-10: Referencia de colocación del cristal

Figura 9.3-10: Referencia de colocación del cristal

Trazado de reloj

Figura 9.3-11: Modelo de trazado del cristal de 48 MHz

Figura 9.3-11: Modelo de trazado del cristal de 48 MHz

Figura 9.3-12: Referencia de trazado del cristal de 48 MHz

Figura 9.3-12: Referencia de trazado del cristal de 48 MHz

Figura 9.3-13: Modelo de trazado del cristal de 32,768 kHz

Figura 9.3-13: Modelo de trazado del cristal de 32,768 kHz

Figura 9.3-14: Referencia de trazado del cristal de 32,768 kHz

Figura 9.3-14: Referencia de trazado del cristal de 32,768 kHz

USB

Figura 9.3-15: Referencia de PCB USB

Figura 9.3-15: Referencia de PCB USB

Figura 9.3-16: Referencia de diseño USB

Figura 9.3-16: Referencia de diseño USB

Figura 9.3-17: Referencia de trazado USB

Figura 9.3-17: Referencia de trazado USB

DC/DC

Figura 9.3-18: Referencia de PCB DC/DC

Figura 9.3-18: Referencia de PCB DC/DC

9.4. Apéndice D. Mecánica

Figura 9.4-1: Diseño del encapsulado SF32LB520/3/5/7

Figura 9.4-1: Diseño del encapsulado SF32LB520/3/5/7

Figura 9.4-2: Diseño del encapsulado 52B/D/E/G/J

Figura 9.4-2: Diseño del encapsulado 52B/D/E/G/J

Figura 9.4-3: Dimensiones del encapsulado QFN68L

Figura 9.4-3: Dimensiones del encapsulado QFN68L

Figura 9.4-4: Forma del encapsulado QFN68L

Figura 9.4-4: Forma del encapsulado QFN68L

Figura 9.4-5: Patrón de pads recomendado para QFN68L

Figura 9.4-5: Patrón de pads recomendado para QFN68L

9.5. Apéndice E. Alimentación

SF32LB520/3/5/7 (alimentado por batería)

Las figuras siguientes muestran circuitos de carga externos con y sin gestión de la ruta de alimentación (PPM), seguidos del circuito de carga integrado.

Figura 9.5-1: Circuito de carga externo sin PPM

Figura 9.5-1: Circuito de carga externo sin gestión de la ruta de alimentación (PPM)

Figura 9.5-2: Circuito de carga externo con PPM

Figura 9.5-2: Circuito de carga externo con gestión de la ruta de alimentación (PPM)

Figura 9.5-3: Circuito de carga integrado

Figura 9.5-3: Circuito de carga integrado

Figura 9.5-4: Configuración del umbral OVP

Figura 9.5-4: Configuración del umbral OVP

Figura 9.5-5: Aplicación OVP con OVLO ajustable

Figura 9.5-5: Aplicación OVP con OVLO ajustable

Figura 9.5-6: Aplicación OVP con salida regulada

Figura 9.5-6: Aplicación OVP con salida regulada

Figura 9.5-7: Estructura de alimentación SF32LB520/3/5/7

Figura 9.5-7: Estructura de alimentación SF32LB520/3/5/7

Figura 9.5-8: Esquemático de referencia VCC

Figura 9.5-8: Esquemático de referencia VCC

Figura 9.5-9: Referencia de PCB VCC

Figura 9.5-9: Referencia de PCB VCC

Figura 9.5-10: Esquemático de referencia de carga

Figura 9.5-10: Esquemático de referencia de carga

Figura 9.5-11: Referencia de PCB de carga

Figura 9.5-11: Referencia de PCB de carga

Figura 9.5-12: Referencia de TVS de PMU

Figura 9.5-12: Referencia de TVS de PMU

Figura 9.5-13: Referencia de EOS de PMU

Figura 9.5-13: Referencia de EOS de PMU

52B/D/E/G/J (alimentación con regulador externo)

Figura 9.5-14: Referencia de PCB de PMU 52B/D/E/G/J

Figura 9.5-14: Referencia de PCB de PMU 52B/D/E/G/J

10. Historial de revisiones

Tabla 10-1: historial de revisiones
Versión Fecha Nota
1.1 2026-07 El sistema de alimentación pasó a ser una sección independiente, al mismo nivel que las demás secciones del diseño del esquemático; la generación de reloj y RF se separaron en secciones distintas y se renumeraron las secciones esquemáticas posteriores.
1.0 Este documento Se combinaron las dos notas oficiales de aplicación de hardware en una sola guía, con pestañas para separar el contenido de las variantes alimentadas por batería y mediante un regulador externo
0.0.1 10/2024 Publicación inicial de SF32LB520-3-5-7-HW-Application
0.0.1 10/2024 Publicación inicial de SF32LB52B-E-G-J-HW-Application

10.1. Historial de revisiones de la lista de comprobación

Las listas detalladas de comprobación del esquemático y del diseño de PCB tienen su propio historial de versiones, independiente del de la guía. Siguen las versiones de la hoja de cálculo Lista de comprobación de esquemático y PCB SF32LB52 de SiFli.

Tabla 10.1-1: historial de revisiones de la lista de comprobación
Versión Fecha Nota
1.0 2026-01-21 Publicación inicial basada en la Lista de comprobación de esquemático y PCB SF32LB52 V1.0 de SiFli

Última actualización: