Aller au contenu

Guide de conception matérielle SF32LB52x — Liste de contrôle de revue de conception et références

Fait partie du Guide de conception matérielle SF32LB52x

Cette page couvre les sections 7 à 10 : Liste de contrôle de revue de conception, Documents et références connexes, Annexes, et Historique des révisions. Retournez aux Recommandations d'implantation et de routage PCB.

7. Liste de contrôle de revue de conception

  • La revue du système minimal est terminée : la variante exacte, le boîtier, l'architecture d'alimentation, le support de démarrage, les broches de configuration au démarrage, l'accès au débogage et au téléchargement, les horloges et la stratégie de réveil sont documentés
  • Le modèle exact de la puce et la variante d'alimentation sont confirmés, et les schémas d'alimentation des deux variantes ne sont pas mélangés
  • Les broches d'alimentation du processeur (VBUS/VBAT/VCC ou PVDD/VDDIOA/VDD_SIP) se trouvent dans la plage de tension indiquée dans la fiche technique
  • L'inductance BUCK respecte 4,7 uH ±20 %, DCR ≤0,4 Ω, Isat ≥450 mA
  • Variante alimentée par batterie : le chemin de charge, la plage de tension du composant OVP et la capacité des condensateurs de sortie du LDO intégré sont vérifiés
  • Les quartz 48 MHz et 32,768 kHz respectent les spécifications recommandées ; le routage est conforme et les zones d'exclusion sont respectées
  • La piste RF présente une impédance de 50 Ω et le réseau d'adaptation est placé près de la puce
  • La configuration de démarrage depuis le stockage (y compris l'option eMMC de la variante alimentée par une alimentation régulée externe) correspond aux réglages des broches Bootstrap
  • Vérifier que la broche de commande du commutateur d'alimentation du stockage correspond à la variante exacte ; résoudre l'écart PA11/PA21 entre la liste de contrôle officielle et les notes d'application avant la validation finale
  • USB DP/DN sont routés en paire différentielle avec une impédance différentielle de 90 Ω
  • Les signaux SDIO sont routés ensemble, avec une longueur totale ≤50 mm, un écart de longueur dans le groupe ≤6 mm et un blindage de masse
  • Les broches multiplexées DBG_UART/SWD et les points de test de production sont réservés
  • Les références des composants clés ont été vérifiées par rapport à la dernière Liste des fournisseurs approuvés par SiFli

Références sources supplémentaires :

La liste de contrôle du schéma (section 5.8) et la liste de contrôle de l'implantation et du routage PCB (section 6.15) reproduisent, point par point, la même liste de contrôle Schéma & PCB SF32LB52 (V1.0, 2026-01-21). Elles accompagnent les recommandations de conception du schéma, d'implantation et de routage PCB auxquelles la vérification doit se référer.

9. Annexes

Les notes d'application originales de SiFli comprennent les figures de référence suivantes : schémas, implantation et routage PCB, mécanique et alimentation. Les annexes conservent ces figures d'origine pour documenter la revue de conception ; les sections 5 et 6 restent les principales recommandations de conception.

Comment utiliser ces figures

Utilisez ces figures comme des exemples de circuits et de disposition issus des notes d'application originales. Confirmez l'implémentation finale pour le composant et le produit concernés à l'aide des règles, des tableaux, de la fiche technique, du manuel de référence, du dernier dossier de conception de référence et de l'AVL.

Tableau 9-1 : Sommaire des annexes
Besoin Commencer ici
Exemples de schéma-blocs de montre connectée pour les deux groupes de conception SF32LB52x Annexe A : Une application typique de montre connectée
Exemples de schémas pour la RF, le stockage et le démarrage, les boutons, le moteur, l'audio, l'horloge, l'USB et le DC/DC Annexe B : Schémas de référence
Exemples de placement et de routage PCB pour RF, stockage, audio, empilement, fanout, horloge, USB, et DC/DC Annexe C : Implantations et routages PCB de référence
Plans du contour et de la géométrie du boîtier, ainsi que du motif de pastilles recommandé Annexe D : Mécanique
Schémas et implantations de référence pour la charge, l'OVP, l'architecture d'alimentation et le PMU Annexe E : Alimentation

9.1. Annexe A. Une application typique de montre connectée

Une conception typique de montre connectée SF32LB52x comprend le MCU, l'afficheur, le contrôleur tactile, le stockage, les capteurs, le moteur de vibration, l'entrée/sortie audio, l'antenne Bluetooth, les sources d'horloge, la gestion de l'alimentation, l'accès au débogage et aux tests de production. La conception alimentée par batterie inclut en plus la gestion de la charge. Les figures 9.1-1 et 9.1-2 montrent un afficheur QSPI, un accéléromètre/gyroscope sur SPI, un module de fréquence cardiaque sur I2C, un microphone analogique et une liaison DAC-amplificateur, un moteur de vibration commandé par PWM, une horloge de 48 MHz, la liaison RF Bluetooth et l'accès SWD/UART. QSPI NAND, SD NAND et NOR Flash sont des exemples de stockage, pas une liste exhaustive des supports de démarrage. Les deux schémas-blocs présentent un chargeur externe et une alimentation Buck/LDO. Choisissez l'architecture réelle selon la section 5.2, sans considérer ces schémas-blocs comme des circuits imposés.

Figure 9.1-1 : Schéma d'application de montre connectée SF32LB520/3/5/7

Figure 9.1-1 : Schéma d'application de montre connectée SF32LB520/3/5/7

Figure 9.1-2 : Schéma d'application de montre connectée 52B/D/E/G/J

Figure 9.1-2 : Schéma d'application de montre connectée 52B/D/E/G/J

9.2. Annexe B. Schémas de référence

RF

Figure 9.2-1 : Schéma-blocs du frontal RF

Figure 9.2-1 : Schéma-blocs du frontal RF

Figure 9.2-2 : Référence de schéma RF

Figure 9.2-2 : Référence de schéma RF

Figure 9.2-3 : Référence de routage du schéma RF

Figure 9.2-3 : Référence de routage du schéma RF

Stockage et démarrage

Figure 9.2-4 : Référence de Bootstrap SF32LB520/3/5/7

Figure 9.2-4 : Référence de Bootstrap SF32LB520/3/5/7

Figure 9.2-5 : Référence de Bootstrap 52B/D/E/G/J

Figure 9.2-5 : Référence de Bootstrap 52B/D/E/G/J

Figure 9.2-6 : Référence de schéma SDIO

Figure 9.2-6 : Référence de schéma SDIO

Boutons, moteur et audio

Figure 9.2-7 : Référence de moteur de vibration SF32LB520/3/5/7

Figure 9.2-7 : Référence de moteur de vibration SF32LB520/3/5/7

Figure 9.2-8 : Référence de moteur de vibration 52B/D/E/G/J

Figure 9.2-8 : Référence de moteur de vibration 52B/D/E/G/J

Figure 9.2-9 : Référence du bouton d'alimentation

Figure 9.2-9 : Référence du bouton d'alimentation

Figure 9.2-10 : Référence du bouton de l'encodeur rotatif

Figure 9.2-10 : Référence du bouton de l'encodeur rotatif

Figure 9.2-11 : Référence de microphone MEMS analogique

Figure 9.2-11 : Référence de microphone MEMS analogique

Figure 9.2-12 : Référence de microphone ECM analogique

Figure 9.2-12 : Référence de microphone ECM analogique

Figure 9.2-13 : Référence de liaison entre le DAC analogique et le PA

Figure 9.2-13 : Référence de liaison entre le DAC analogique et le PA

Figure 9.2-14 : Référence de schéma d'alimentation audio

Figure 9.2-14 : Référence de schéma d'alimentation audio

Figure 9.2-15 : Référence de schéma ADC audio

Figure 9.2-15 : Référence de schéma ADC audio

Figure 9.2-16 : Référence de schéma DAC audio

Figure 9.2-16 : Référence de schéma DAC audio

Horloge

Figure 9.2-17 : Schéma du quartz 48 MHz

Figure 9.2-17 : Schéma du quartz 48 MHz

Figure 9.2-18 : Schéma du quartz 32,768 kHz

Figure 9.2-18 : Schéma du quartz 32,768 kHz

USB

Figure 9.2-19 : Référence de schéma USB

Figure 9.2-19 : Référence de schéma USB

DC/DC

Figure 9.2-20 : Référence de schéma DC/DC

Figure 9.2-20 : Référence de schéma DC/DC

9.3. Annexe C. Implantations et routages PCB de référence

RF

Figure 9.3-1 : Référence du réseau d'adaptation RF sur PCB

Figure 9.3-1 : Référence du réseau d'adaptation RF sur PCB

Figure 9.3-2 : Référence de routage PCB RF

Figure 9.3-2 : Référence de routage PCB RF

Stockage

Figure 9.3-3 : Référence PCB SDIO

Figure 9.3-3 : Référence PCB SDIO

Audio

Figure 9.3-4 : Référence PCB d'alimentation audio

Figure 9.3-4 : Référence PCB d'alimentation audio

Figure 9.3-5 : Référence PCB ADC audio

Figure 9.3-5 : Référence PCB ADC audio

Figure 9.3-6 : Référence PCB DAC audio

Figure 9.3-6 : Référence PCB DAC audio

Structure du PCB

Figure 9.3-7 : Référence d'empilement PCB

Figure 9.3-7 : Référence d'empilement PCB

Figure 9.3-8 : Référence de règles de conception PCB

Figure 9.3-8 : Référence de règles de conception PCB

Figure 9.3-9 : Référence de fanout QFN

Figure 9.3-9 : Référence de fanout QFN

Figure 9.3-10 : Référence de placement du quartz

Figure 9.3-10 : Référence de placement du quartz

Routage d'horloge

Figure 9.3-11 : Modèle de routage du quartz 48 MHz

Figure 9.3-11 : Modèle de routage du quartz 48 MHz

Figure 9.3-12 : Référence de routage du quartz 48 MHz

Figure 9.3-12 : Référence de routage du quartz 48 MHz

Figure 9.3-13 : Modèle de routage du quartz 32,768 kHz

Figure 9.3-13 : Modèle de routage du quartz 32,768 kHz

Figure 9.3-14 : Référence de routage du quartz 32,768 kHz

Figure 9.3-14 : Référence de routage du quartz 32,768 kHz

USB

Figure 9.3-15 : Référence PCB USB

Figure 9.3-15 : Référence PCB USB

Figure 9.3-16 : Référence de disposition USB

Figure 9.3-16 : Référence de disposition USB

Figure 9.3-17 : Référence de routage USB

Figure 9.3-17 : Référence de routage USB

DC/DC

Figure 9.3-18 : Référence PCB DC/DC

Figure 9.3-18 : Référence PCB DC/DC

9.4. Annexe D. Mécanique

Figure 9.4-1 : Disposition du boîtier SF32LB520/3/5/7

Figure 9.4-1 : Disposition du boîtier SF32LB520/3/5/7

Figure 9.4-2 : Disposition du boîtier 52B/D/E/G/J

Figure 9.4-2 : Disposition du boîtier 52B/D/E/G/J

Figure 9.4-3 : Dimensions du boîtier QFN68L

Figure 9.4-3 : Dimensions du boîtier QFN68L

Figure 9.4-4 : Forme du boîtier QFN68L

Figure 9.4-4 : Forme du boîtier QFN68L

Figure 9.4-5 : Motif de pastilles recommandé pour le QFN68L

Figure 9.4-5 : Motif de pastilles recommandé pour le QFN68L

9.5. Annexe E. Alimentation

SF32LB520/3/5/7 (alimenté par batterie)

Les figures ci-dessous montrent deux circuits de charge externes, avec et sans gestion du chemin d'alimentation (PPM), puis le circuit de charge intégré.

Figure 9.5-1 : Circuit de charge externe sans PPM

Figure 9.5-1 : Circuit de charge externe sans gestion du chemin d'alimentation (PPM)

Figure 9.5-2 : Circuit de charge externe avec PPM

Figure 9.5-2 : Circuit de charge externe avec gestion du chemin d'alimentation (PPM)

Figure 9.5-3 : Circuit de chargeur intégré

Figure 9.5-3 : Circuit de chargeur intégré

Figure 9.5-4 : Réglage du seuil OVP

Figure 9.5-4 : Réglage du seuil OVP

Figure 9.5-5 : Application OVP OVLO ajustable

Figure 9.5-5 : Application OVP OVLO ajustable

Figure 9.5-6 : Application OVP à sortie régulée

Figure 9.5-6 : Application OVP à sortie régulée

Figure 9.5-7 : Structure d'alimentation SF32LB520/3/5/7

Figure 9.5-7 : Structure d'alimentation SF32LB520/3/5/7

Figure 9.5-8 : Référence de schéma VCC

Figure 9.5-8 : Référence de schéma VCC

Figure 9.5-9 : Référence PCB VCC

Figure 9.5-9 : Référence PCB VCC

Figure 9.5-10 : Référence de schéma de charge

Figure 9.5-10 : Référence de schéma de charge

Figure 9.5-11 : Référence PCB de charge

Figure 9.5-11 : Référence PCB de charge

Figure 9.5-12 : Référence PMU TVS

Figure 9.5-12 : Référence PMU TVS

Figure 9.5-13 : Référence PMU EOS

Figure 9.5-13 : Référence PMU EOS

52B/D/E/G/J (alimentation régulée externe)

Figure 9.5-14 : Référence PCB PMU 52B/D/E/G/J

Figure 9.5-14 : Référence PCB PMU 52B/D/E/G/J

10. Historique des révisions

Tableau 10-1 : Historique des révisions
Version Date Remarque
1.1 2026-07 Le système d'alimentation est devenu une section de schéma de même niveau que les autres. La génération d'horloge et la RF ont été séparées en deux sections, puis les sections de schéma suivantes ont été renumérotées.
1.0 Ce document Les deux notes d'application matérielles officielles ont été réunies dans un guide unique ; des onglets distinguent le contenu des variantes alimentées par batterie de celui des variantes à alimentation régulée externe.
0.0.1 10/2024 Publication initiale de SF32LB520-3-5-7-HW-Application
0.0.1 10/2024 Publication initiale de SF32LB52B-E-G-J-HW-Application

10.1. Historique des révisions de la liste de contrôle

Les listes de contrôle détaillées du schéma et de l'implantation et du routage PCB ont leur propre historique de versions, distinct de celui du guide. Elles suivent les versions du classeur SF32LB52 Schematic & PCB Checklist de SiFli.

Tableau 10.1-1 : Historique des révisions de la liste de contrôle
Version Date Remarque
1.0 2026-01-21 Publication initiale, basée sur la SF32LB52 Schematic & PCB Checklist V1.0 de SiFli

Dernière mise à jour: