Guía de diseño de hardware SF32LB56x — Directrices de diseño de PCB¶

6. Directrices de diseño de PCB¶

6.1. Huella y apilado de capas¶

La variante U utiliza un encapsulado QFN68L de 68 pines, de 7 × 7 × 0,75 mm y con un paso de 0,35 mm. QFN admite PTH; SiFli recomienda una estructura PTH de cuatro capas, con todos los pines enrutados hacia fuera desde la capa superior. La variante V utiliza un WBBGA de 175 bolas, de 6,5 × 6,1 × 0,94 mm, con paso de bola de 0,4 mm y diámetro de 0,25 mm. No admite PTH y requiere HDI. Enrute hacia fuera las dos filas exteriores de bolas por la capa superior y las demás por capas internas. Antes de liberar el diseño de PCB, confirme que el fabricante admite el apilado, la máscara antisoldante y la estrategia de salida de pistas desde el encapsulado.

6.2. Trazado crítico¶

6.2.1. Trazado del reloj¶

Coloque los cristales dentro del blindaje, a más de 1 mm del borde de la placa y, preferiblemente, a 5 mm o más de componentes que generen calor, como PA, cargador y PMU. Mantenga al menos 0,25 mm libres de otros metales y componentes alrededor del circuito del cristal. Enrute el cristal de 48 MHz por la capa superior cuando sea posible; limite la longitud a 3–10 mm y use pistas de 0,075 mm con blindaje de masa tridimensional. Aléjelo de VBAT, DC-DC y señales de alta velocidad. Enrute el cristal de 32,768 kHz por la capa superior, con longitud máxima de 10 mm, ancho de 0,075 mm y separación mínima de 0,15 mm entre 32K_XI y 32K_XO. Mantenga despejadas la capa superior y la capa adyacente bajo ambos cristales; no permita que otras pistas crucen esa zona.

6.2.2. Trazado RF¶

Enrute RF como una pista de impedancia controlada de 50 Ω en configuración no balanceada, de preferencia con un ancho superior a 10 mil y por la capa superior; evite vías y esquinas agudas. Coloque la red de adaptación junto al chip, no junto a la antena. Sitúe el condensador de filtro AVDD_BRF cerca del pin del chip y conecte su masa directamente al plano principal mediante una vía. Disponga un blindaje de masa continuo y vías de cosido a ambos lados de la pista RF. No coloque alimentación de alto di/dt, relojes de alta velocidad ni señales I2C, SPI, SDIO, I2S o UART dentro de la zona RF o debajo de ella. Conecte firmemente a masa principal AVSS_RF1/2/3 de la variante U y AVSS_RRF, AVSS_TRF, AVSS_TRF2 y AVSS_BB de la variante V.

6.2.3. Alimentación y masa¶

Coloque el inductor BUCK y los condensadores de filtro cerca de los pines del chip. Mantenga corta y ancha la pista BUCK_LX; la pista BUCK_FB debe tener un ancho mínimo de 0,25 mm. No vierta cobre en la capa superior bajo el inductor; mantenga un plano de masa íntegro en la capa adyacente y no pase otras pistas por la zona del inductor. Conecte las masas de los condensadores de salida BUCK al plano principal con varias vías. Sitúe el condensador PVDD junto a su pin y enrute PVDD con un trazado corto y ancho; conecte PVSS a masa principal mediante vías. Coloque los condensadores de desacoplo de LDO y E/S cerca de sus pines y dimensione las pistas de alimentación según la corriente de carga.

6.2.4. Audio y señales analógicas¶

Enrute AVDD33_ANA y AVDD33_AUD como alimentaciones en estrella independientes, con guardas de masa, y manténgalas alejadas de fuentes de ruido de alta corriente. Coloque los condensadores de filtro AVDD33_AUD, MIC_BIAS y AUD_VREF junto a sus pines correspondientes y conecte su masa directamente a la masa principal. Enrute ADCP/ADCN como un par diferencial corto, protegido con guardas de masa, y sitúe los componentes asociados cerca del chip. Enrute DACP/DACN como par diferencial, con capacitancia parásita inferior a 10 pF y longitud inferior a 2 cm, lejos de interferencias intensas. Proteja las pistas GPADC con guardas de masa y aléjelas de fuentes ruidosas como las señales de medición de batería y temperatura.

6.2.5. USB y SDIO¶

Enrute USB D+/D− (PA17/PA18) como par diferencial de 90 Ω protegido por masa. Coloque los dispositivos ESD cerca del conector y haga pasar las señales por ellos antes de llegar al chip; no derive la señal antes del dispositivo de protección. Conecte la masa del dispositivo a la masa principal mediante pistas cortas y anchas y vías. La variante U dispone de una interfaz SDIO; la variante V dispone de SDIO1 y SDIO2. Enrute juntas las señales SDIO, con una longitud total máxima de 50 mm y un desajuste de longitud dentro del grupo de hasta 6 mm. Apantalle el reloj con masa y proteja con masa las señales DATA y CMD.

6.2.6. EMI, ESD y puntos de prueba¶

Evite tramos largos en capas superficiales, fuera del blindaje, para señales ruidosas de reloj y alimentación; use capas internas cuando sea posible. Coloque los dispositivos TVS/ESD cerca del conector correspondiente. Enrute cada señal primero por el dispositivo de protección y conecte su pad de masa a la masa principal con pistas cortas y anchas y vías. Sitúe el punto de prueba del cable de carga USB antes de su TVS y coloque el TVS del conector de batería antes de la plataforma de batería, de modo que las líneas externas pasen por el TVS antes de llegar al chip. Conecte adecuadamente la red de masa bajo el chip al plano de masa principal mediante vías ciegas/enterradas.

6.3. Lista de comprobación del diseño de PCB¶

Cada tabla corresponde a un área de revisión del diseño de PCB. Si no aparece una columna «Aplicable a», la fila se aplica a todas las variantes contempladas en el documento de origen.

6.3.1. Encapsulado¶

6.3.2. Alimentación¶

6.3.3. Colocación de condensadores e inductores de alimentación¶

6.3.4. Reloj¶

6.3.5. Botones¶

6.3.6. RF¶

6.3.7. Audio¶

6.3.8. ADC¶

6.3.9. Puntos de prueba¶

6.3.10. Masa¶

Última actualización: 2026-10-12