SF32LB55x Hardware-Design-Leitfaden¶

1. Einführung¶

Dieser Hardware-Design-Leitfaden enthält Empfehlungen und Referenzmaterial für Produkte auf Basis der vielseitig einsetzbaren AIoT-Mikrocontrollerfamilie SF32LB55x. Er richtet sich an Hardware-Ingenieure, PCB-Designer und Produktentwickler, die BLE-Wearables, akkubetriebene Produkte mit vielen Sensoren, Geräte zur Gesundheitsüberwachung und kompakte vernetzte Systeme entwickeln.

Der Leitfaden behandelt den gesamten Hardware-Entwicklungsprozess: Gehäuseauswahl, Stromversorgung, Taktschaltungen, RF-Layout, externen Speicher, Display-Schnittstellen, Weckquellen, Sensoren, Audio, Debug-Zugang, PCB-Layout, Validierung und Fertigungsvorbereitung. Die Empfehlungen helfen, Risiken in Schaltplan und Layout zu reduzieren, das Verhalten im Energiesparbetrieb zu erhalten und die Anforderungen des SF32LB55x an Gehäuse, Stromversorgung, Speicher, RF und Schnittstellen zu berücksichtigen.

Dieses Dokument setzt Grundkenntnisse im Embedded-Hardwaredesign und in der Schaltplanerstellung voraus. Es ergänzt das SF32LB55x-Datenblatt, das Benutzerhandbuch, den offiziellen Hardware-Anwendungshinweis, Referenzdesigns und die SiFli-Liste freigegebener Lieferanten. Diese Quellen bleiben maßgeblich für elektrische Spezifikationen, Pin-Multiplexing, Gehäuseabmessungen, Bauteilqualifizierung und Produktionsgrenzwerte.

SF32LB55x folgt einer älteren Suffixkonvention. Für verfügbare Schnittstellen, gehäuseabhängige Funktionen und die genaue Speicherkonfiguration sind die vollständige Bestellnummer und die Angaben zum jeweiligen Gehäuse maßgeblich; das Suffix allein reicht dafür nicht aus.

2. Entwicklungsressourcen¶

3. Geräteübersicht¶

3.1. Architektur¶

SF32LB55x richtet sich an energieeffiziente AIoT-Produkte, die schnell auf Benutzereingaben reagieren und zugleich im Bereitschafts- und Schlafzustand wenig Energie verbrauchen müssen. Der Chip integriert einen energieeffizienten Bluetooth-5.2-Transceiver, Energieverwaltung sowie Speicher- und Display-Schnittstellen. Die Hardwareintegration umfasst Gehäuseauswahl, PMU-Spannungsschienen, Boot-Modus, zwei Quarzschaltungen, RF-Anpassung, externen Speicher, die Auswahl eines MIPI/SPI/MCU8080/JDI-Displays, GPADC- und Sensoranschlüsse, externes Bluetooth-Audio, Debug-/Programmierzugang und die Kalibrierung in der Fertigung.

Die Speicheranbindung umfasst mehrere QSPI-Schnittstellen, eine unabhängige OPI-PSRAM-Schnittstelle sowie SD/eMMC-Unterstützung. Die im Gehäuse integrierte NOR-Flash- und PSRAM-Konfiguration hängt von der genauen Bestellnummer ab. Auch die Speicher- und Display-Schnittstellen hängen vom Gehäuse ab. BGA145 unterstützt einen externen OPI-PSRAM-Kanal, BGA169 zwei. Die MIPI-DSI-Schnittstelle mit zwei Daten-Lanes ist bei BGA145 und BGA169 verfügbar, nicht bei QFN68L. Prüfen Sie die Pinbelegung und die im Gehäuse integrierte Speicherkonfiguration der exakten Bestellnummer, bevor Sie externe Bauteile zuordnen.

3.2. Varianten und Gehäuse¶

SF32LB55x ist in den Gehäusen QFN68L, BGA145 und BGA169 verfügbar. Legen Sie das Gehäuse frühzeitig fest, da sich Speicherschnittstellen, Fanout, PCB-Fertigungsanforderungen und verfügbare GPIOs je nach Gehäuse unterscheiden.

3.3. Wichtige Hardwaremerkmale¶

• Gehäuseoptionen QFN68L, BGA145 und BGA169.
• Designanforderungen für die beiden Quarze mit 48 MHz und 32,768 kHz.
• Energieeffizienter Bluetooth-5.2-Transceiver sowie Anforderungen an RF-Anpassung und Antennenlayout.
• Schnittstellen für OPI-PSRAM, QSPI-NOR-/NAND-Flash und PSRAM sowie SDIO-eMMC oder Micro SD; der integrierte Speicher hängt von der genauen Bestellnummer ab.
• MIPI-DSI-, SPI/QSPI-, MCU8080- und JDI-Display-Optionen.
• Designhinweise für Wecktaster, Vibrationsmotor, Weckinterrupt, GPADC, Sensoren und externes Bluetooth-Audio.
• DBG-UART, SWD, Programmierung in der Fertigung und Unterstützung der Quarzkalibrierung.

3.4. Typische Anwendungen¶

Typische Anwendungen sind Wearables in Armbandform, intelligente Mobilgeräte, Smart-Home-Produkte und weitere energieeffiziente AIoT-Designs.

4. Design auf einen Blick¶

4.1. Technische Zusammenfassung¶

4.2. Hardware-Design-Ablauf¶

1. Gehäuse, Speicherstrategie, Display-Schnittstelle und Ziel für niedrigen Energieverbrauch festlegen.
2. Stromversorgungsstruktur, PMU-Spannungsschienen, BUCK-/LDO-Verhalten und Reset-Schaltung definieren.
3. Quarze, RF-Anpassungstopologie und Einschränkungen des Antennenlayouts auswählen.
4. Pins für Speicher, Display, Weckfunktion, Sensoren, Audio, Debug und Produktionstest zuweisen.
5. PCB-Lagenaufbau, Fanout, Impedanz, ESD, RF und Anforderungen an Hochgeschwindigkeitsschnittstellen festlegen.
6. Die Checkliste in Abschnitt 7 vor Schaltplan-Freigabe, Layout-Freigabe und EVT prüfen.

4.3. Unterlagen für die Designprüfung¶

Archivieren Sie vor dem EVT die verwendeten Versionen von Datenblatt und Benutzerhandbuch, die Gehäusezeichnung, das Schaltplan-PDF, den PCB-Lagenaufbau, den Impedanzbericht, die DRC-/ERC-Berichte, die Stromversorgungsstruktur und die Boot-Modus-Tabelle. Ergänzen Sie Screenshots des RF- und Quarzlayouts sowie der Speicher- und Display-Leiterbahnführung und den Plan der Produktionstestpunkte.

4.4. Verwendung der Checklisten¶

Dieser Leitfaden bietet zwei Prüfebenen. Die Kurzcheckliste in Abschnitt 7 fasst die Punkte mit dem höchsten Risiko für eine schnelle technische Selbstprüfung zusammen. Die Schaltplan-Checkliste (Abschnitt 5.8) und Abschnitt 6.4 der PCB-Layout-Richtlinien geben SiFlis vollständige SF32LB55x Schematic & PCB Checklist (V1.0, 2026-01-21) Punkt für Punkt wieder. Das Original wurde zusammen mit den Hardware-Designunterlagen im SiFli-Wiki veröffentlicht. Es umfasst die Geräte 551/555/557 sowie die Variante SS6600A8.

Jeder Prüfpunkt nennt die zutreffenden Variantengruppen und ist als „Erforderlich“ (muss vor der Freigabe bestanden werden) oder „Optional“ (bei Nutzung der betreffenden Funktion empfohlen) gekennzeichnet. Farbiger Text und gelb hinterlegter Text übernehmen die Hervorhebungen der Excel-Quelldatei. Da diese die Gründe für die einzelnen Markierungen nicht erläutert, dienen sie als zusätzliche Prüfhilfen und ersetzen keine anderen, nicht hervorgehobenen Punkte derselben Tabelle.

Verwenden Sie die Schaltplan-Checkliste bei der Schaltplanprüfung, bevor Sie mit dem PCB-Layout beginnen. Verwenden Sie die PCB-Layout-Checkliste (Abschnitt 6.4) bei der Layoutprüfung, bevor Sie die Gerber-Daten freigeben. In der Praxis wird jede Prüfung üblicherweise in zwei Durchgängen durchgeführt: zuerst durch den Entwicklungsingenieur, anschließend durch eine unabhängige prüfende Person vor dem Design-Freeze oder der Fertigungsfreigabe.

Verwenden Sie die Checklisten als Abnahmeprotokoll und nicht nur als Leseliste:

1. Bestätigen Sie zuerst die genaue Bestellnummer des Zielgeräts und das Gehäuse.
2. Markieren Sie jeden Punkt während der Prüfung als bestanden, nicht bestanden oder nicht zutreffend, statt die Tabelle nur zu überfliegen.
3. Gleichen Sie die Punkte zu Display, Speicher, Weckfunktion und Niedrigenergieverhalten mit den entsprechenden Abschnitten des Hardware-Design-Leitfadens ab.
4. Halten Sie gehäusespezifische Annahmen – insbesondere BGA oder QFN, DSI- oder SPI-Display und die Nutzung von QSPI2/QSPI3 für Speicher – in den Prüfnotizen fest.

Fortsetzung des Design-Leitfadens¶

Der vollständige Leitfaden setzt sich auf den folgenden Seiten fort. Jede Seite behandelt eine Phase des Designprozesses und ist von hier aus erreichbar.

Zuletzt aktualisiert: 2026-10-12