Guide de conception matérielle SF32LB55x¶

1. Introduction¶

Ce guide fournit des recommandations et des documents de référence pour les produits basés sur la famille de microcontrôleurs AIoT généralistes SF32LB55x. Il s'adresse aux ingénieurs matériels, aux concepteurs de PCB et aux développeurs de produits qui conçoivent des objets portables BLE, des appareils alimentés par batterie intégrant de nombreux capteurs, des appareils de surveillance de la santé et des systèmes connectés compacts.

Le guide couvre tout le processus de développement matériel : choix du boîtier, conception de l'alimentation, circuits d'horloge, routage RF, mémoire externe, interfaces d'affichage, sources de réveil, capteurs, audio, accès au débogage, routage PCB, validation et préparation à la fabrication. La mise en œuvre de ces recommandations contribue à réduire les risques liés au schéma et au routage, à préserver le fonctionnement basse consommation et à prendre en compte les exigences du SF32LB55x concernant le boîtier, l'alimentation, la mémoire, la RF et les interfaces.

Ce document suppose une compréhension de base de la conception matérielle embarquée et de la saisie de schémas. Il complète la fiche technique du SF32LB55x, le manuel utilisateur, la note d'application matérielle officielle, les conceptions de référence et la liste des fournisseurs approuvés de SiFli, qui restent la référence pour les spécifications électriques, le multiplexage des broches, les dimensions du boîtier, la qualification des composants et les limites de production.

SF32LB55x conserve une convention historique de suffixes. Pour connaître les interfaces disponibles, les capacités qui dépendent du boîtier et la configuration mémoire exacte, consultez la référence de commande complète et la documentation du boîtier ; ne vous fiez pas uniquement au suffixe.

2. Ressources de développement¶

3. Présentation du composant¶

3.1. Architecture¶

SF32LB55x vise les produits AIoT basse consommation qui doivent rester réactifs aux actions de l'utilisateur tout en limitant leur consommation en veille et en sommeil. Il intègre un émetteur-récepteur Bluetooth 5.2 basse consommation, la gestion de l'alimentation et des interfaces mémoire et d'affichage. L'intégration matérielle doit couvrir le choix du boîtier, les rails du PMU, le mode de démarrage, les deux circuits à quartz, l'adaptation RF, la mémoire externe, le choix d'un affichage MIPI/SPI/MCU8080/JDI, les connexions GPADC et capteurs, l'audio Bluetooth externe, l'accès au débogage et au flashage, ainsi que l'étalonnage en production.

La connectivité de stockage comprend plusieurs interfaces QSPI, une interface OPI-PSRAM indépendante et la prise en charge SD/eMMC. La configuration de NOR Flash et de PSRAM intégrées au boîtier dépend de la référence exacte. Les interfaces mémoire et d'affichage dépendent également du boîtier. BGA145 prend en charge un canal OPI-PSRAM externe, contre deux pour BGA169. L'interface MIPI DSI à deux voies de données est disponible sur BGA145 et BGA169, pas sur QFN68L. Vérifiez le plan des broches et la configuration mémoire intégrée au boîtier de la référence exacte avant d'affecter les composants externes.

3.2. Variantes et boîtiers¶

Le SF32LB55x est proposé en boîtiers QFN68L, BGA145 et BGA169. Choisissez le boîtier tôt dans la conception, car les interfaces mémoire, le fan-out des broches, les exigences de fabrication du PCB et le nombre de GPIO disponibles varient selon le boîtier.

3.3. Principales fonctionnalités matérielles¶

• Options de boîtier QFN68L, BGA145 et BGA169.
• Exigences de conception associées aux quartz de 48 MHz et de 32,768 kHz.
• Émetteur-récepteur Bluetooth 5.2 basse consommation, exigences d'adaptation RF et d'implantation de l'antenne.
• Interfaces OPI PSRAM, mémoire flash QSPI NOR/NAND et PSRAM, SDIO eMMC ou Micro SD ; la mémoire intégrée dépend de la référence exacte.
• Options d'affichage MIPI DSI, SPI/QSPI, MCU8080 et JDI.
• Conseils de conception pour le bouton de réveil, le moteur de vibration, l'interruption de réveil, le GPADC, les capteurs et l'audio Bluetooth externe.
• Prise en charge du DBG-UART, du SWD, du flashage en production et de l'étalonnage des quartz.

3.4. Applications typiques¶

Les applications visées comprennent notamment les bracelets connectés, les appareils mobiles intelligents, les produits pour la maison connectée et d'autres conceptions AIoT basse consommation.

4. Vue d'ensemble de la conception¶

4.1. Résumé technique¶

4.2. Flux de conception matérielle¶

1. Confirmez le boîtier, la stratégie mémoire, l'interface d'affichage et l'objectif de basse consommation.
2. Définissez l'architecture d'alimentation, les rails du PMU, le comportement BUCK/LDO et le circuit de réinitialisation.
3. Sélectionnez les quartz, la topologie d'adaptation RF et les contraintes de disposition d'antenne.
4. Affectez les broches de mémoire, d'affichage, de réveil, de capteurs, d'audio, de débogage et de test de production.
5. Définissez l'empilage PCB, le fan-out des broches, l'impédance, l'ESD, la RF et les contraintes des interfaces haut débit.
6. Passez en revue la liste de contrôle de la section 7 avant le gel du schéma, la validation du routage et l'EVT.

4.3. Éléments à archiver pour la revue¶

Avant l'EVT, archivez les versions utilisées de la fiche technique et du manuel utilisateur, le plan du boîtier, le PDF du schéma, l'empilage PCB, les rapports d'impédance et de DRC/ERC, l'architecture d'alimentation et le tableau des modes de démarrage. Ajoutez les captures des implantations RF et quartz, celles du routage mémoire/affichage, ainsi que le plan des points de test de production.

4.4. Utilisation des listes de contrôle¶

Ce guide propose deux niveaux de vérification. La liste courte de la section 7 regroupe les points les plus risqués pour un contrôle technique rapide. La liste de contrôle du schéma (section 5.8) et la section 6.4 des directives d'implantation et de routage PCB reproduisent, point par point, le document officiel de SiFli SF32LB55x Schematic & PCB Checklist (V1.0, 2026-01-21), publié avec les documents de conception matérielle sur le wiki de SiFli. Ce document couvre les composants 551/555/557 et la variante SS6600A8.

Chaque point de contrôle indique le ou les groupes de variantes concernés et s'il est obligatoire (à valider avant l'approbation de la conception) ou optionnel (recommandé si la fonctionnalité est utilisée). Les textes colorés et ceux sur fond jaune reprennent les mises en évidence du fichier Excel source. Celui-ci n'en explique pas la raison pour chaque cas : considérez ces marques comme des signaux de vigilance supplémentaires, et non comme une raison d'ignorer les autres points du tableau.

Utilisez la liste de contrôle du schéma lors de la revue du schéma, avant de commencer le routage PCB. Utilisez la liste de contrôle PCB (section 6.4) lors de la revue du routage, avant d'émettre les fichiers Gerber. En pratique, chaque liste fait généralement l'objet de deux passes : d'abord par l'ingénieur de conception, puis par un réviseur indépendant avant le gel de la conception ou son lancement en fabrication.

Pour tirer pleinement parti des listes, utilisez-les comme dossier de validation, et non comme de simples documents à parcourir :

1. Confirmez d'abord la référence exacte du composant cible et le boîtier choisi.
2. Pendant la revue, indiquez pour chaque point s'il est validé, non validé ou non applicable ; ne vous contentez pas de parcourir le tableau.
3. Vérifiez les lignes relatives à l'affichage, au stockage, au réveil et à la basse consommation par rapport aux sections correspondantes du guide de conception matérielle.
4. Consignez les hypothèses spécifiques au boîtier — en particulier BGA vs. QFN, affichage DSI vs. SPI, et utilisation du stockage QSPI2/QSPI3 — dans les notes de revue.

Poursuivre le guide de conception¶

Le guide complet se poursuit sur les pages ci-dessous. Chacune couvre une étape du processus de conception et est accessible depuis ici.

Dernière mise à jour: 2026-10-21