Guía de diseño de hardware SF32LB55x¶

1. Introducción¶

Esta guía reúne recomendaciones y material de referencia para productos basados en la familia de microcontroladores SF32LB55x, diseñada para aplicaciones AIoT de uso general. Está dirigida a ingenieros de hardware, diseñadores de PCB y desarrolladores de producto que trabajan en wearables BLE, dispositivos a batería con varios sensores, equipos de supervisión de la salud y sistemas conectados compactos.

La guía abarca todo el proceso de desarrollo de hardware: selección del encapsulado, diseño de la alimentación y los circuitos de reloj, diseño de RF, memoria externa, interfaces de pantalla, fuentes de activación, sensores, audio, acceso de depuración, diseño de PCB, validación y preparación para fabricación. Aplicar estas recomendaciones ayuda a reducir los riesgos del esquemático y del diseño de PCB, conservar el funcionamiento de bajo consumo y tener en cuenta los requisitos de encapsulado, alimentación, memoria, RF e interfaces del SF32LB55x.

Se presupone que el lector conoce los fundamentos del diseño de hardware embebido y la captura de esquemáticos. Esta guía complementa la hoja de datos, el manual de usuario, la nota oficial de aplicación de hardware, los diseños de referencia y la lista de proveedores aprobados por SiFli. Estos documentos siguen siendo la referencia normativa para las especificaciones eléctricas, la multiplexación de pines, las dimensiones de encapsulado, la cualificación de componentes y los límites de producción.

SF32LB55x conserva una convención histórica de sufijos. Para determinar las interfaces disponibles, las capacidades que dependen del encapsulado y la configuración exacta de memoria, consulte el número de pieza completo y la documentación del encapsulado; no se base únicamente en el sufijo.

2. Recursos de desarrollo¶

3. Descripción del dispositivo¶

3.1. Arquitectura¶

SF32LB55x está orientado a productos AIoT de bajo consumo que deben responder con rapidez al usuario y mantener un consumo reducido en espera y suspensión. Integra un transceptor Bluetooth 5.2 de bajo consumo, gestión de alimentación e interfaces de memoria y pantalla. La integración de hardware debe contemplar la selección del encapsulado, los rieles de la PMU, el modo de arranque, los dos circuitos de cristal, la adaptación RF, la memoria externa, la selección de pantalla MIPI/SPI/MCU8080/JDI, las conexiones de GPADC y sensores, el audio Bluetooth externo, el acceso de depuración y grabación y la calibración en producción.

La conectividad de almacenamiento incluye varias interfaces QSPI, una interfaz OPI-PSRAM independiente y compatibilidad con SD/eMMC. La configuración de NOR Flash y PSRAM integrada en el encapsulado depende de la referencia exacta. Las interfaces de memoria y pantalla también dependen del encapsulado. BGA145 admite un canal de OPI-PSRAM externa y BGA169 admite dos. La interfaz MIPI DSI de dos carriles de datos está disponible en BGA145 y BGA169, no en QFN68L. Compruebe el mapa de pines y la memoria integrada en el encapsulado de la pieza exacta antes de asignar dispositivos externos.

3.2. Variantes y encapsulados¶

SF32LB55x está disponible en encapsulados QFN68L, BGA145 y BGA169. Elija el encapsulado pronto, ya que las interfaces de memoria, el fanout, los requisitos de fabricación de la PCB y las GPIO disponibles varían según el encapsulado.

3.3. Principales características de hardware¶

• Opciones de encapsulado QFN68L, BGA145 y BGA169.
• Requisitos de diseño con cristales de cuarzo de 48 MHz y 32,768 kHz.
• Transceptor Bluetooth 5.2 de bajo consumo, requisitos de adaptación RF y diseño de antena.
• Interfaces OPI PSRAM, QSPI NOR/NAND Flash y PSRAM, y SDIO eMMC o Micro SD; la memoria integrada en el encapsulado depende de la referencia exacta.
• Opciones de pantalla MIPI DSI, SPI/QSPI, MCU8080 y JDI.
• Directrices de diseño para botón de activación, motor de vibración, interrupción de activación, GPADC, sensores y audio Bluetooth externo.
• Compatibilidad con DBG-UART, SWD, grabación en producción y calibración del cristal.

3.4. Aplicaciones habituales¶

Entre las aplicaciones previstas se incluyen pulseras, dispositivos móviles inteligentes, productos para el hogar inteligente y otros diseños AIoT de bajo consumo.

4. Resumen de diseño¶

4.1. Resumen de ingeniería¶

4.2. Flujo de diseño de hardware¶

1. Confirme el encapsulado, la estrategia de memoria, la interfaz de pantalla y el objetivo de bajo consumo.
2. Defina el árbol de alimentación, los rieles de la PMU, el comportamiento de BUCK/LDO y el circuito de reset.
3. Seleccione los cristales, la topología de adaptación RF y las restricciones de diseño de la antena.
4. Asigne los pines de memoria, pantalla, activación, sensores, audio, depuración y pruebas de producción.
5. Fije las restricciones de apilado de PCB, fanout, impedancia, ESD, RF e interfaces de alta velocidad.
6. Revise la lista de comprobación del apartado 7 antes de cerrar el esquemático, liberar el diseño de PCB y comenzar EVT.

4.3. Paquete de evidencias para la revisión¶

Antes de EVT, archive las versiones de la hoja de datos y el manual de usuario, el plano del encapsulado, el PDF del esquemático, el apilado de la PCB, el informe de impedancia, los informes DRC/ERC, el árbol de alimentación, la tabla de modos de arranque, capturas del diseño RF y del cristal, capturas del trazado de memoria y pantalla, y el plan de puntos de prueba de producción.

4.4. Uso de las listas de comprobación¶

Esta guía ofrece dos niveles de revisión. La lista breve del apartado 7 reúne los puntos de mayor riesgo para una comprobación técnica rápida. La Lista de comprobación del esquemático (apartado 5.8) y el apartado 6.4 de las Pautas de diseño de PCB reproducen, punto por punto, la lista completa de SiFli SF32LB55x Schematic & PCB Checklist (V1.0, 2026-01-21), publicada junto con los materiales de diseño de hardware en el índice de guías de diseño de hardware para chips de la wiki de SiFli. Este documento abarca los dispositivos 551/555/557 y la variante SS6600A8.

Cada punto indica los grupos de variantes a los que se aplica y si es obligatorio (debe superarse antes de liberar el diseño) u opcional (recomendado cuando se utilice la función correspondiente). El texto en color y el texto con fondo amarillo conservan el énfasis de revisión del archivo Excel de origen. Como este no explica el motivo de cada resaltado, considérelos señales adicionales de revisión, no sustitutos de otros puntos de la misma tabla que no estén resaltados.

Use la Lista de comprobación del esquemático durante la revisión del esquemático y antes de iniciar el diseño de PCB. Use la lista de comprobación de PCB (apartado 6.4) durante la revisión del trazado y antes de publicar los archivos Gerber. En la práctica, cada lista suele revisarse en dos pasadas: primero por el ingeniero de diseño y después por una persona revisora independiente, antes de congelar el diseño o liberarlo para fabricación.

Para sacarles el máximo partido, utilice las listas como registros de aprobación, no como simples documentos de consulta:

1. Confirme primero el número de pieza exacto y el encapsulado de destino.
2. Durante la revisión, marque cada punto como aprobado, no aprobado o no aplicable; no se limite a leer la tabla.
3. Contraste los puntos sobre pantalla, almacenamiento, activación y bajo consumo con los apartados correspondientes de la guía de diseño de hardware.
4. Anote los supuestos específicos del encapsulado —en especial BGA frente a QFN, pantalla DSI frente a SPI y uso de almacenamiento QSPI2/QSPI3— en las notas de revisión.

Continuar con la guía de diseño¶

La guía completa continúa en las siguientes páginas, cada una dedicada a una fase del proceso de diseño.

Última actualización: 2026-10-12