Guia de projeto de hardware SF32LB55x¶

1. Introdução¶

Este guia reúne recomendações e materiais de referência para produtos baseados na família SF32LB55x, composta por microcontroladores de uso geral para aplicações AIoT. Destina-se a engenheiros de hardware, projetistas de PCB e desenvolvedores de produtos para wearables BLE, dispositivos alimentados por bateria e equipados com vários sensores, equipamentos de monitoramento da saúde e sistemas conectados compactos.

O guia cobre todo o processo de desenvolvimento de hardware: seleção do encapsulamento, projeto da alimentação, circuitos de clock, layout de RF, memória externa e interfaces de display. Também aborda fontes de despertar, sensores, áudio, acesso para depuração, layout da PCB, validação e preparação para produção. Seguir estas recomendações ajuda a reduzir os riscos do esquemático e do layout, preservar a operação de baixo consumo e manter o projeto alinhado aos requisitos do SF32LB55x para encapsulamento, alimentação, memória, RF e interfaces.

Este documento pressupõe familiaridade básica com projeto de hardware embarcado e captura de esquemáticos. Ele complementa o datasheet, o manual do usuário, a nota oficial de aplicação de hardware, os projetos de referência e a Lista de Fornecedores Aprovados da SiFli (AVL). Esses materiais oficiais continuam sendo a referência para especificações elétricas, multiplexação de pinos, dimensões dos encapsulamentos, qualificação de componentes e limites de produção.

O SF32LB55x usa uma convenção legada de sufixos. Para verificar quais interfaces estão disponíveis, quais recursos dependem do encapsulamento e qual é a configuração exata da memória, consulte o código completo da peça e a documentação do encapsulamento; não deduza essas informações apenas pelo sufixo.

2. Recursos de desenvolvimento¶

3. Visão geral do dispositivo¶

3.1. Arquitetura¶

O SF32LB55x é voltado a produtos AIoT de baixo consumo que precisam responder rapidamente às interações do usuário e manter baixo o consumo em standby e no modo de suspensão. Ele integra um transceptor Bluetooth 5.2 de baixo consumo, gerenciamento de energia e interfaces de memória e display. A integração de hardware deve considerar a seleção do encapsulamento, as linhas de alimentação do PMU, o modo de boot, os dois circuitos de cristal, o casamento de RF, a memória externa, a escolha de display MIPI/SPI/MCU8080/JDI, as conexões de GPADC e sensores, o áudio Bluetooth externo, o acesso para depuração e gravação e a calibração em produção.

As conexões de armazenamento incluem várias interfaces QSPI, uma interface independente de OPI-PSRAM e suporte a SD/eMMC. A configuração das memórias NOR Flash e PSRAM integradas ao encapsulamento varia conforme o código exato da peça. As interfaces de memória e display também dependem do encapsulamento. BGA145 oferece um canal de OPI-PSRAM externa; BGA169 oferece dois. A interface MIPI DSI com duas vias de dados está disponível em BGA145 e BGA169, mas não em QFN68L. Confira o mapa de pinos e a configuração de memória integrada ao encapsulamento da peça exata antes de atribuir os dispositivos externos.

3.2. Variantes e encapsulamentos¶

O SF32LB55x está disponível nos encapsulamentos QFN68L, BGA145 e BGA169. Escolha o encapsulamento desde o início, pois as interfaces de memória, o fanout, os requisitos de fabricação da PCB e a quantidade de GPIO disponível variam conforme o encapsulamento.

3.3. Principais recursos de hardware¶

• Opções de encapsulamento QFN68L, BGA145 e BGA169.
• Requisitos de projeto para os cristais de 48 MHz e 32,768 kHz.
• Transceptor Bluetooth 5.2 de baixo consumo, requisitos de casamento de RF e layout da antena.
• OPI PSRAM; QSPI para NOR/NAND Flash e PSRAM; SDIO para eMMC ou Micro SD. A memória integrada varia conforme o código exato da peça.
• Opções de display MIPI DSI, SPI/QSPI, MCU8080 e JDI.
• Recomendações para botão de despertar, motor de vibração, interrupção de despertar, GPADC, sensores e áudio Bluetooth externo.
• Suporte a DBG-UART, SWD, gravação em produção e calibração do cristal.

3.4. Aplicações típicas¶

As aplicações previstas incluem pulseiras e outros wearables, dispositivos móveis inteligentes, produtos para casas inteligentes e outros projetos AIoT de baixo consumo.

4. Projeto em resumo¶

4.1. Resumo de engenharia¶

4.2. Fluxo de projeto de hardware¶

1. Confirme o encapsulamento, a estratégia de memória, a interface de display e a meta de baixo consumo.
2. Defina a árvore de alimentação, as linhas de alimentação do PMU, o comportamento de BUCK/LDO e o circuito de reset.
3. Selecione os cristais, a topologia de casamento de RF e as restrições de layout da antena.
4. Atribua os pinos de memória, display, despertar, sensores, áudio, depuração e teste de produção.
5. Fixe o stack-up da PCB, fanout, impedância e restrições de ESD, RF e interfaces de alta velocidade.
6. Revise o checklist da Seção 7 antes de congelar o esquemático, liberar o layout e iniciar a EVT.

4.3. Pacote de evidências da revisão¶

Antes da EVT, arquive as versões do datasheet e do manual do usuário, o desenho do encapsulamento, o PDF do esquemático, o stack-up da PCB, o relatório de impedância, os relatórios DRC/ERC, a árvore de alimentação, a tabela de modos de boot, capturas de tela do layout de RF e dos cristais, capturas do roteamento de memória e display e o plano de pontos de teste para produção.

4.4. Como usar os checklists¶

Este guia oferece dois níveis de cobertura por checklists. A lista resumida da Seção 7 reúne os itens de maior risco para uma verificação rápida pela equipe de engenharia. O Checklist do esquemático (Seção 5.8) e a Seção 6.4 das Diretrizes de layout da PCB reproduzem, item por item, a lista completa da SiFli, SF32LB55x Schematic & PCB Checklist (V1.0, 2026-01-21), publicada junto com os materiais de projeto de hardware no wiki da SiFli. O documento abrange os dispositivos 551/555/557 e a variante SS6600A8.

Cada item informa a quais grupos de variantes se aplica e se é obrigatório (deve ser aprovado antes da liberação) ou opcional (recomendado quando o recurso correspondente é usado). Os textos coloridos e os trechos com fundo amarelo preservam os destaques de revisão da planilha original. Como a planilha não explica o motivo de cada destaque, trate-os como alertas adicionais de revisão, não como substitutos dos demais itens da mesma tabela.

Use o Checklist do esquemático durante a revisão do esquemático, antes de iniciar o layout da PCB. Use o checklist de layout (Seção 6.4) durante a revisão do layout, antes de liberar os arquivos Gerber. Na prática, cada etapa costuma ser feita duas vezes: primeiro pelo engenheiro responsável pelo projeto e, depois, por um revisor independente antes do congelamento do projeto ou da liberação para fabricação.

Para obter melhores resultados, use o checklist como registro formal de aprovação, não apenas como material de leitura:

1. Primeiro, confirme o código exato da peça e o encapsulamento escolhido.
2. Durante a revisão, marque cada item como aprovado, reprovado ou não aplicável; não se limite a ler a tabela.
3. Compare os itens sobre display, armazenamento, despertar e baixo consumo com as seções correspondentes do guia de projeto de hardware.
4. Registre nas notas da revisão as premissas específicas do encapsulamento, sobretudo BGA ou QFN, display DSI ou SPI e uso de QSPI2/QSPI3 para armazenamento.

Acesse as demais partes do guia¶

O guia completo continua nas páginas a seguir. Cada uma aborda uma etapa do processo de projeto; acesse-as pelos links abaixo.

Última atualização: 2026-10-12