Guía de diseño de hardware SF32LB52x — RF e interfaces de usuario¶

5.4. RF¶

5.4.1. Esquemático de RF y recorrido de antena¶

Resumen rápido

• Diseñe el recorrido de la antena como una pista de impedancia controlada de 50 Ω.
• Reserve espacio para una red de adaptación π aunque la antena seleccionada ya esté adaptada.
• Mantenga corto y apantallado el recorrido de RF, y sepárelo de las fuentes de ruido del cristal, DC/DC, pantalla y cargador.

Objetivo de diseño

Maximice la sensibilidad Bluetooth y el rendimiento radiado manteniendo el control de impedancia, reduciendo las discontinuidades y reservando suficiente flexibilidad de adaptación para el ajuste final de la antena.

La impedancia característica de la pista de RF es de 50 Ω. Si la antena ya está adaptada, no se necesitan componentes de RF adicionales; aun así, se recomienda reservar una red de adaptación tipo π para filtrar emisiones espurias o ajustar la antena.

La figura 5.4-1 muestra un condensador en serie de 15 pF y 50 V (C0323); las posiciones en derivación C0318 y C0319 están marcadas como NF (sin montar). Son valores de referencia, no una adaptación válida para cualquier antena. Coloque la red cerca del pin de RF del chip y determine su montaje final a partir de mediciones del producto ensamblado.

5.4.2. Revisión y ajuste de RF¶

Errores frecuentes en RF

• Colocar la red de adaptación junto a la antena en vez de cerca del pin de RF del chip.
• Hacer pasar la señal de RF por vías innecesarias o curvas pronunciadas.
• Compartir retornos de masa ruidosos con los circuitos DC/DC, de pantalla, USB o del cargador.
• No reservar espacio para la red de adaptación y quedarse sin una forma práctica de ajustar la antena.

Lista de comprobación de RF

• Se ha acordado con el fabricante de PCB el objetivo de impedancia de la pista de RF.
• Se ha reservado una red de adaptación π y se ha colocado cerca del chip.
• Se han revisado la barrera de vías de masa y la zona de exclusión de RF.
• Prevea el acceso necesario para ajustar la antena y realizar las pruebas de certificación antes de cerrar el diseño de la carcasa.

5.5. Interfaces de usuario¶

5.5.1. Pantalla¶

Resumen rápido

• Las interfaces admitidas incluyen SPI, Dual-SPI, Quad-SPI y JDI serie; EPD está disponible en las variantes compatibles con alimentación externa regulada.
• La resolución máxima documentada de pantalla es de 512 x 512.
• Revise en conjunto el reinicio, TE, PWM de retroiluminación, I2C táctil, interrupción táctil y secuencia de alimentación de la pantalla.

Objetivo de diseño

Seleccione una interfaz de pantalla que cumpla los objetivos de ancho de banda y consumo, y que mantenga el comportamiento de activación, reinicio, retroiluminación y respuesta táctil tanto en funcionamiento normal como en estados de bajo consumo.

El chip admite interfaces SPI de 3 y 4 líneas, SPI con dos y cuatro líneas de datos, y JDI serie. Ofrece profundidades de color de 16,7 millones (RGB888), 262 mil (RGB666), 65 mil (RGB565) y 8 colores (RGB111), con una resolución máxima de 512x512.

Modelos de controladores LCD compatibles:

5.5.1.1. Interfaz de pantalla SPI/QSPI¶

5.5.1.2. Interfaz de pantalla JDI¶

5.5.1.3. Interfaz de pantalla EPD¶

5.5.1.4. Interfaz táctil y de retroiluminación¶

SF32LB52x admite una interfaz I2C para el controlador táctil con una entrada de interrupción de estado táctil, además de una señal PWM para habilitar y controlar el brillo de la retroiluminación.

Errores frecuentes en el diseño de pantalla

• Olvidar los pines de reinicio, TE, PWM de retroiluminación o interrupción táctil al asignar los pines.
• Dar por hecho que la variante alimentada por batería admite EPD sin confirmar el dispositivo y el diseño de referencia concretos.
• Alimentar la pantalla desde un LDO interno en vez de una línea externa con capacidad adecuada.
• Tender las señales de reloj y datos de pantalla junto al cristal, RF, audio o nodos analógicos de alta impedancia.

Lista de comprobación de pantalla

• La interfaz, profundidad de color, resolución y ancho de banda son adecuados para el panel seleccionado.
• Se han asignado y documentado el reinicio, TE, PWM de retroiluminación, I2C táctil e interrupción táctil.
• La línea y la secuencia de alimentación de pantalla son compatibles con el modo de espera y la activación.
• El plan de puesta en marcha contempla el reinicio, la identificación y lectura de datos del panel cuando estén disponibles, la retroiluminación, la interrupción táctil y la primera imagen.

5.5.2. Interfaz de audio¶

Resumen rápido

• La entrada analógica de micrófono es no diferencial (single-ended) y requiere un condensador de acoplamiento para bloquear la CC.
• La salida del DAC es diferencial y debe trazarse como un par diferencial corto y apantallado.
• El filtrado de alimentación de audio y la ubicación de MIC_BIAS influyen considerablemente en el nivel de ruido.

Objetivo de diseño

Mantenga cortos, filtrados y apantallados los recorridos del micrófono, el DAC, la polarización y la alimentación de audio. Aíslelos de las señales digitales y de las fuentes de ruido de conmutación para preservar la calidad analógica.

La interfaz de audio ofrece:

1. Una entrada ADC no diferencial para un micrófono analógico, con un condensador de acoplamiento en serie de al menos 2,2 µF; el micrófono se alimenta desde la salida MIC_BIAS del chip.
2. Una salida DAC diferencial para un amplificador de audio externo (PA): trácela como un par diferencial con un apantallamiento de masa adecuado, mantenga la capacitancia de pista por debajo de 10 pF y la longitud por debajo de 2 cm.

Los circuitos de micrófono de referencia filtran MIC_BIAS con una resistencia en serie de 1 kΩ y un condensador a masa de 1 µF y 6,3 V. El circuito ECM añade una resistencia de polarización del micrófono de 4,7 kΩ. Ambos muestran un condensador de entrada a masa de 0,01 µF: es un filtro en derivación, no el condensador de acoplamiento en serie requerido en el recorrido de señal. Mantenga esta distinción al adaptar los circuitos.

Errores frecuentes en el diseño de audio

• Tender las pistas del micrófono o DAC cerca de los relojes de pantalla, DC/DC, RF, USB o SDIO.
• Colocar lejos de los pines del chip los condensadores de filtro de MIC_BIAS o AVDD33_AUD.
• Tratar DACP/DACN como señales no diferenciales independientes en vez de como un par diferencial.
• Permitir una capacitancia parásita alta o pistas largas en la salida analógica.

Lista de comprobación de audio

• Se ha comparado la ubicación de los componentes de MIC_BIAS, ADCP, DACP y DACN con los ejemplos de diseño.
• DACP/DACN se trazan como un par diferencial corto y apantallado.
• Los condensadores de filtro de audio están cerca de sus pines y conectados a una masa limpia.
• El plan de puesta en marcha verifica la polarización del micrófono, el ruido de fondo del ADC, la salida DAC, la habilitación del PA y el ruido audible.

5.5.3. Botones¶

Resumen rápido

• PA34 admite el botón de encendido, las funciones de encendido/apagado y el reinicio por pulsación larga.
• Los botones del codificador rotatorio deben seguir el circuito de referencia y revisarse junto con los requisitos de activación, antirrebote y ESD.

Objetivo de diseño

Garantice la entrada del usuario y el reinicio sin activaciones falsas, estados de reinicio bloqueados ni fugas elevadas en espera a través de las redes de polarización.

5.5.3.1. Botón de encendido¶

PA34 admite el reinicio por pulsación larga y puede implementarse con un botón combinado de encendido/apagado y reinicio. El reinicio por pulsación larga es activo en nivel alto, por lo que el estado predeterminado debe ser nivel bajo (pull-down) y la señal debe pasar a nivel alto al pulsar el botón.

El circuito de referencia utiliza R0703 (5,1 kΩ) entre VSYS_3V3 y el botón, R0702 (100 kΩ) para mantener PA34 en nivel bajo y C0720 (0,1 µF) conectado a masa. También incluye protección ESD. Estos valores corresponden al diseño ilustrado; al adaptarlo, compruebe los umbrales de entrada, el antirrebote, las fugas y los tiempos de reinicio.

5.5.3.2. Botón de codificador rotatorio mecánico¶

Use el diseño de referencia como base para el circuito del botón del codificador rotatorio.

Las señales A y B del codificador se conectan a PA35 y PA36 mediante resistencias de 0 Ω. Cada señal tiene una resistencia de pull-up de 200 kΩ a VDD33_LDO2_VOUT y protección ESD; C0703 y C0706 están marcados como NF (sin montar). Las etiquetas también indican funciones USB/UART multiplexadas, por lo que debe comprobar los conflictos de pines antes de adoptar esta asignación.

Errores frecuentes en el diseño de botones

• Dejar PA34 flotante o con un nivel predeterminado incorrecto.
• Pasar por alto que los circuitos de botones pueden requerir activación, protección ESD, antirrebote y acceso para pruebas de producción.
• Compartir las redes de botones con funciones ruidosas o con mucha carga sin comprobar la fiabilidad de la activación.

Lista de comprobación de botones

• El nivel predeterminado del botón de encendido/reinicio por pulsación larga es correcto.
• Se ha verificado la activación desde los estados de bajo consumo previstos.
• Se han revisado los requisitos de protección ESD y antirrebote mecánico.
• El plan de puesta en marcha incluye pruebas de pulsación corta, pulsación larga, activación y reinicio.

5.5.4. Motor vibrador¶

Resumen rápido

• Use una salida PWM para accionar el motor vibrador mediante una etapa de control externa.
• Cuando importe la corriente en espera, alimente el motor desde una línea conmutable.

Objetivo de diseño

Proporcione una respuesta háptica repetible y evite que la corriente de arranque del motor, el ruido de conmutación y las fugas en espera afecten a las líneas sensibles y a los circuitos de activación.

SF32LB52x dispone de una salida PWM para accionar un motor vibrador mediante una etapa de control externa.

Ambos circuitos de motor usan PA20 para controlar un MOSFET de lado bajo, con una resistencia de pull-down de 1 MΩ en la puerta. La figura 5.5-6 alimenta el motor desde la salida VDD33_VOUT2 de 3,3 V del chip. La figura 5.5-7 utiliza dos LDO externos independientes de 3,3 V para el motor y PVDD, alimentados desde VSYS/VBAT. La función de control es equivalente, pero las conexiones de alimentación no son intercambiables.

Lista de comprobación del motor

• Se han revisado el controlador del motor, la protección flyback/ESD y la corriente nominal de la fuente.
• La línea de alimentación del motor permanece apagada por defecto en espera y en modo de envío.
• La asignación del pin PWM no entra en conflicto con los pines de pantalla, almacenamiento o depuración.
• El plan de puesta en marcha evalúa el barrido del ciclo de trabajo PWM, la corriente de arranque, el ruido audible y las fugas en espera.

Última actualización: 2026-10-12