Chaque tableau couvre un domaine de revue du PCB. En l'absence d'une colonne « S'applique à », les contrôles s'appliquent à toutes les conceptions PCB SF32LB58x couvertes par cette liste.
Un blindage de masse est appliqué autour du quartz
Obligatoire
3
Aucun cuivre ne doit être placé sous le quartz. Sur un PCB à 4 couches, la zone d'exclusion doit couvrir au minimum les couches 1 (supérieure), 2 et 3
Obligatoire
4
La distance entre les pistes du quartz et le cuivre de garde GND est supérieure à trois fois la largeur de la piste
Obligatoire
Confirmez auprès de SiFli les couches d'exclusion du quartz
Le classeur de la liste de contrôle demande des zones sans cuivre sur les couches 1, 2 et 3 d'un PCB à quatre couches. Le guide de conception et routage du PCB indique la couche supérieure et la couche adjacente sous chaque zone de quartz. Les sources ne concordent pas sur l'inclusion de la couche 3 ; ne déduisez pas l'exigence finale sans confirmation de SiFli.
Les pistes parallèles AU_ADC1P et AU_ADC1N sont protégées par une garde de masse
Obligatoire
2
Les pistes parallèles AU_ADC2P et AU_ADC2N sont protégées par une garde de masse
Obligatoire
3
Les pistes parallèles AU_DAC1P et AU_DAC1N sont protégées par une garde de masse
Obligatoire
4
Les pistes parallèles AU_DAC2P et AU_DAC2N sont protégées par une garde de masse
Obligatoire
5
La capacité des pistes AU_DAC1P, AU_DAC1N, AU_DAC2P et AU_DAC2N est < 10 pF et leur longueur < 2 cm
Obligatoire
Les sources divergent sur la longueur maximale des pistes DAC
Ce classeur indique une longueur de piste DAC inférieure à 2 cm (20 mm), tandis que le guide de conception et routage du PCB indique moins de 2 mm. Ces limites diffèrent d'un facteur dix. Ne choisissez pas de limite sans confirmation de SiFli.
Tableau 6.18.8-1 : Liste de contrôle des signaux haute vitesse
N°
Point de contrôle
Catégorie
1
Les signaux différentiels DSI respectent l'exigence d'impédance différentielle de 100 Ω
Obligatoire
2
Les paires différentielles de données DSI sont adaptées en longueur à la paire différentielle d'horloge à 200 mil près
Obligatoire
3
Les signaux DSI sont routés autant que possible sur la même couche
Obligatoire
Les sources divergent sur la limite entre paires différentielles DSI
Ce classeur demande que les paires différentielles de données DSI soient adaptées à la paire différentielle d'horloge à 200 mil (5,08 mm) près. Le guide de conception et routage du PCB limite l'écart entre paires à ≤ 2 mm et l'écart au sein d'une paire à ≤ 0,5 mm. Les limites entre paires se contredisent ; confirmez auprès de SiFli la limite inter-paires à appliquer avant de finaliser le routage.
Évitez de router des signaux à commutation rapide en parallèle avec le signal GPADC ; si cela ne peut être évité, prévoyez une garde de masse adéquate
Obligatoire
2
Les résistances du diviseur de tension de batterie sont placées près de la broche d'entrée de la puce
Obligatoire
3
Évitez de router des signaux à commutation rapide en parallèle avec le signal SDMADC ; si cela ne peut être évité, prévoyez une garde de masse adéquate
Tableau 6.18.10-1 : Liste de contrôle des points de test
N°
Point de contrôle
Catégorie
1
Les points de test sont positionnés de façon à permettre l'accès d'une sonde ou leur soudage sur un montage de test
Obligatoire
2
Les points de test pour le téléchargement du programme et l'étalonnage du quartz (VBAT, GND, SWDIO, SWCLK, VDDIOB, MODE, RESET, UART4_TXD, UART4_RXD, etc.) respectent les exigences de dimensions et d'emplacement du montage de test