Guia de projeto de hardware do SF32LB58x — Checklist do layout da PCB¶
Parte do guia de projeto de hardware do SF32LB58x
Esta página contém o checklist, item a item, do layout da PCB da Seção 6.18. Volte às Diretrizes de layout da PCB.
6.18. Checklist do layout da PCB¶
Cada tabela abaixo cobre uma área de revisão do layout da PCB. Quando não houver uma coluna "Aplicável a", o item se aplica a todos os projetos de PCB SF32LB58x abrangidos por esta lista.
6.18.1. Encapsulamento¶
Tabela 6.18.1-1: Checklist do encapsulamento
| Nº | Ponto de verificação | Categoria |
|---|---|---|
| 1 | O footprint da PCB corresponde à especificação do encapsulamento | Obrigatório |
6.18.2. Alimentação¶
Tabela 6.18.2-1: Checklist da alimentação
| Nº | Ponto de verificação | Categoria |
|---|---|---|
| 1 | A trilha de alimentação de VDD1 tem largura mínima de 8 mil | Obrigatório |
| 2 | A trilha de alimentação de VDD2 tem largura mínima de 8 mil | Obrigatório |
| 3 | As trilhas BUCK1_VSW e BUCK1_VOUT têm largura mínima de 8 mil | Obrigatório |
| 4 | As trilhas BUCK2_VSW e BUCK2_VOUT têm largura mínima de 8 mil | Obrigatório |
| 5 | A trilha de alimentação de VDDIOA tem largura mínima de 10 mil | Obrigatório |
| 6 | A trilha de alimentação de VDDIOA2 tem largura mínima de 10 mil | Obrigatório |
| 7 | A trilha de alimentação de VDDIOB tem largura mínima de 10 mil | Obrigatório |
| 8 | A trilha de alimentação de VDDIOSA tem largura mínima de 6 mil | Obrigatório |
| 9 | A trilha de alimentação de VDDIOSB tem largura mínima de 6 mil | Obrigatório |
| 10 | A trilha de alimentação de VDDIOSC tem largura mínima de 6 mil | Obrigatório |
| 11 | A trilha de alimentação de AVDD33_USB tem largura mínima de 6 mil | Obrigatório |
| 12 | A trilha de alimentação de AVDD33_ANA tem largura mínima de 6 mil | Obrigatório |
| 13 | A trilha de alimentação de AVDD_BRF tem largura mínima de 8 mil | Obrigatório |
| 14 | A trilha de alimentação de AVDD33_AUD tem largura mínima de 6 mil | Obrigatório |
| 15 | A trilha de alimentação de AVDD33_DSI tem largura mínima de 8 mil | Obrigatório |
6.18.3. Posicionamento dos capacitores e indutores da alimentação¶
Tabela 6.18.3-1: Checklist do posicionamento dos capacitores e indutores da alimentação
| Nº | Ponto de verificação | Categoria |
|---|---|---|
| 1 | O capacitor de VDD1 está instalado próximo ao pino correspondente | Obrigatório |
| 2 | O capacitor de VDD2 está instalado próximo ao pino correspondente | Obrigatório |
| 3 | O indutor BUCK1 está próximo ao chip | Obrigatório |
| 4 | O capacitor de BUCK1 está instalado o mais perto possível do pino do chip | Obrigatório |
| 5 | O indutor BUCK2 está próximo ao chip | Obrigatório |
| 6 | O capacitor de BUCK2 está instalado o mais perto possível do pino do chip | Obrigatório |
| 7 | O capacitor de HPSYS_LDO_VOUT está instalado próximo ao pino correspondente | Obrigatório |
| 8 | O capacitor de LPMU_VDD07_RET está instalado próximo ao pino correspondente | Obrigatório |
| 9 | O capacitor de LPMU_VDD11_RTC está instalado próximo ao pino correspondente | Obrigatório |
| 10 | O capacitor de VDDIOA está instalado próximo ao pino correspondente | Obrigatório |
| 11 | O capacitor de VDDIOA2 está instalado próximo ao pino correspondente | Obrigatório |
| 12 | O capacitor de VDDIOB está instalado próximo ao pino correspondente | Obrigatório |
| 13 | O capacitor de VDDIOSA está instalado próximo ao pino correspondente | Obrigatório |
| 14 | O capacitor de VDDIOSB está instalado próximo ao pino correspondente | Obrigatório |
| 15 | O capacitor de VDDIOSC está instalado próximo ao pino correspondente | Obrigatório |
| 16 | O capacitor de AVDD33_USB está instalado próximo ao pino correspondente | Obrigatório |
| 17 | O capacitor de AVDD33_ANA está instalado próximo ao pino correspondente | Obrigatório |
| 18 | O capacitor de AVDD_BRF está instalado próximo ao pino correspondente | Obrigatório |
| 19 | O capacitor de AVDD33_AUD está instalado próximo ao pino correspondente | Obrigatório |
| 20 | O capacitor de AVDD33_DSI está instalado próximo ao pino correspondente | Obrigatório |
6.18.4. Clock¶
Tabela 6.18.4-1: Checklist do clock
| Nº | Ponto de verificação | Categoria |
|---|---|---|
| 1 | O cristal está próximo ao chip | Obrigatório |
| 2 | Há uma blindagem de GND ao redor do cristal | Obrigatório |
| 3 | Mantenha a área sob o cristal livre de cobre. Em uma PCB de quatro camadas, aplique a zona de exclusão pelo menos nas camadas 1 (superior), 2 e 3 | Obrigatório |
| 4 | A distância entre as trilhas do cristal e a guarda de cobre ligada ao GND deve ser superior a três vezes a largura da trilha | Obrigatório |
Confirme com a SiFli as camadas da zona de exclusão do cristal
A planilha especifica zonas sem cobre nas camadas 1, 2 e 3 de uma PCB de quatro camadas. O guia de layout da PCB especifica a camada de superfície e a camada adjacente abaixo da área de cada cristal. As fontes divergem quanto à inclusão da camada 3; não infira o requisito final sem confirmação da SiFli.
6.18.5. Botões¶
Tabela 6.18.5-1: Checklist dos botões
| Nº | Ponto de verificação | Categoria |
|---|---|---|
| 1 | O dispositivo de proteção ESD do botão está próximo a ele | Obrigatório |
6.18.6. RF¶
Tabela 6.18.6-1: Checklist de RF
| Nº | Ponto de verificação | Categoria |
|---|---|---|
| 1 | A trilha RF atende ao requisito de impedância característica de 50 Ω em configuração single-ended | Obrigatório |
| 2 | A largura da trilha RF é ≥10 mil | Obrigatório |
| 3 | Reserve uma área próxima ao chip para montar a rede π de casamento da antena | Obrigatório |
| 4 | Há um plano GND contínuo sob o sinal RF | Obrigatório |
| 5 | Não há trilhas de sinais digitais de alta velocidade sob o sinal RF | Obrigatório |
| 6 | Não há trilhas de alimentação com alto di/dt sob o sinal RF | Obrigatório |
6.18.7. Áudio¶
Tabela 6.18.7-1: Checklist de áudio
| Nº | Ponto de verificação | Categoria |
|---|---|---|
| 1 | As trilhas paralelas AU_ADC1P e AU_ADC1N usam uma guarda de terra | Obrigatório |
| 2 | As trilhas paralelas AU_ADC2P e AU_ADC2N usam uma guarda de terra | Obrigatório |
| 3 | As trilhas paralelas AU_DAC1P e AU_DAC1N usam uma guarda de terra | Obrigatório |
| 4 | As trilhas paralelas AU_DAC2P e AU_DAC2N usam uma guarda de terra | Obrigatório |
| 5 | A capacitância das trilhas AU_DAC1P, AU_DAC1N, AU_DAC2P e AU_DAC2N é < 10 pF; o comprimento é < 2 cm | Obrigatório |
Limites de comprimento das trilhas DAC divergentes nas fontes
Esta planilha especifica comprimento inferior a 2 cm (20 mm), enquanto o guia de layout da PCB especifica comprimento inferior a 2 mm. Os limites diferem por um fator de dez. Não escolha um limite sem confirmação da SiFli.
6.18.8. Sinais de alta velocidade¶
Tabela 6.18.8-1: Checklist dos sinais de alta velocidade
| Nº | Ponto de verificação | Categoria |
|---|---|---|
| 1 | Os sinais diferenciais DSI atendem ao requisito de impedância diferencial de 100 Ω | Obrigatório |
| 2 | Os pares diferenciais de dados DSI têm comprimento casado com o par diferencial de clock, com diferença máxima de 200 mil | Obrigatório |
| 3 | Sempre que possível, os sinais DSI são roteados na mesma camada | Obrigatório |
Limites de casamento entre pares DSI divergentes nas fontes
Esta planilha exige que cada par de dados DSI acompanhe o par de clock com diferença máxima de 200 mil (5,08 mm). O guia de layout da PCB limita a diferença entre pares a 2 mm e, dentro de cada par, a 0,5 mm. As fontes divergem no limite entre pares; não escolha um limite sem confirmação da SiFli.
6.18.9. ADC¶
Tabela 6.18.9-1: Checklist do ADC
| Nº | Ponto de verificação | Categoria |
|---|---|---|
| 1 | Evite rotear sinais de comutação rápida em paralelo com o sinal GPADC; se isso não puder ser evitado, use uma guarda de terra adequada | Obrigatório |
| 2 | Os resistores do divisor de tensão da bateria estão próximos ao pino de entrada do chip | Obrigatório |
| 3 | Evite rotear sinais de comutação rápida em paralelo com o sinal SDMADC; se isso não puder ser evitado, use uma guarda de terra adequada | Opcional |
6.18.10. Pontos de teste¶
Tabela 6.18.10-1: Checklist dos pontos de teste
| Nº | Ponto de verificação | Categoria |
|---|---|---|
| 1 | Os pontos de teste permitem medições com sondas ou a conexão por soldagem a um gabarito de teste | Obrigatório |
| 2 | Os pontos de teste para gravação de programa e calibração do cristal (VBAT, GND, SWDIO, SWCLK, VDDIOB, MODE, RESET, UART4_TXD, UART4_RXD etc.) atendem aos requisitos de dimensões e posicionamento do gabarito | Obrigatório |
6.18.11. Empilhamento da PCB¶
Tabela 6.18.11-1: Checklist do empilhamento da PCB
| Nº | Ponto de verificação | Categoria |
|---|---|---|
| 1 | A camada adjacente ao chip principal deve formar um plano principal de terra contínuo | Obrigatório |
Última atualização: