Guide de conception matérielle du SF32LB58-MOD¶

1. Aperçu¶

SF32LB58-MOD est un module MCU Bluetooth basse consommation à usage général, construit autour de la puce SF32LB586VDD36 de SiFli. Celle-ci intègre un processeur Arm Cortex-M33 STAR-MC1 à trois cœurs, pouvant fonctionner jusqu'à 240 MHz. Le module comprend un quartz 48 MHz ; le quartz 32,768 kHz est proposé en option. Selon la référence, il intègre également de la mémoire HPI-PSRAM, de la Flash QSPI-NOR/NAND ou de l'eMMC. Ce module à montage en surface comporte 138 broches et mesure 24 × 24 × 3,1 mm.

Ce guide couvre l'intégration matérielle au niveau module : définition des broches, interfaces périphériques, caractéristiques électriques, exigences d'alimentation, schémas de référence, liste de contrôle du schéma, dimensions mécaniques, empreinte du PCB et exigences de manipulation du produit. Il s'appuie sur la fiche technique SiFli DS5802-SF32LB58-MOD V0.1.

Pour l'architecture sous-jacente de la puce (cœurs, graphisme, sous-système mémoire et périphériques, en détail), voir SF32LB58x et le Guide de conception matérielle SF32LB58x.

2. Résumé de conception rapide¶

2.1 Variantes du module¶

2.2 Spécifications clés¶

3. Schéma fonctionnel¶

Le module intègre la puce SF32LB586VDD36, un quartz 48 MHz, un quartz optionnel 32,768 kHz, et, selon la référence produit, de la mémoire HPI-PSRAM, Flash QSPI-NOR/NAND ou eMMC en boîtier, ainsi que le réseau d'adaptation RF et le point d'alimentation RF de l'antenne.

4. Définition des broches¶

4.1 Schéma de brochage¶

Le module expose 138 broches sur son pourtour.

4.2 Tableau de définition des broches¶

Le module compte 138 broches au total, décrites dans le tableau ci-dessous.

Légende : P = alimentation ; I = entrée ; O = sortie ; T = configurable en haute impédance ; AO = sortie audio ; AI = entrée audio.

4.3 Description physique des broches¶

La figure de description physique des broches de la fiche technique regroupe les broches par famille fonctionnelle — SDIO, SPI, I2C, UART, GPTIM, interface LCD (DPI/8080/SPI/JDI/DSI), GPADC, MPI, audio analogique, mode de démarrage, alimentation, antenne BT, CAN/USB, et SWD/UART de débogage — superposée au contour de la puce SF32LB586VDD36. Utilisez-la avec le tableau de définition des broches ci-dessus lors du placement des groupes de signaux sur le PCB hôte.

5. Périphériques¶

5.1 Interfaces de communication¶

Toute broche marquée PAxx_I2C_UART ou PBxx_I2C_UART dans le tableau ci-dessus peut être configurée en I2C ou en UART. La puce prend en charge jusqu'à 7 interfaces I2C et 6 interfaces UART au total.

UART — Duplex intégral, débit jusqu'à 6 Mbps, format de données configurable, contrôle de flux matériel (CTS/RTS), TX/RX multi-paquets par DMA. UART1–3 sont sur le HPSYS ; UART4–6 sont sur le LPSYS.

I2C — Fonctionne en maître et en esclave, avec une FIFO de 8 octets et la prise en charge du DMA ; modes standard (100 kbps), rapide (400 kbps), Fast-mode Plus (1 Mbps) et haute vitesse (3,4 Mbps) ; adressage 7 bits/10 bits en mode maître ; étirement d'horloge (clock stretching) et filtrage numérique configurable des impulsions parasites (glitchs). I2C1–4 sont sur le HPSYS ; I2C5–7 sont sur le LPSYS.

SPI — Prend en charge les formats SSP/SPI (duplex intégral, maître ou esclave) et Microwire (semi-duplex, maître uniquement), largeur de données de 4 à 32 bits, polarité/phase d'horloge configurables, polarité de sélection de puce configurable, FIFO de 32 bits × 16 entrées, prise en charge DMA. SPI1/2 sont sur le HPSYS (48 MHz max) ; SPI3/4 sont sur le LPSYS (24 MHz max).

USB2.0 HS — Un port Hôte/Périphérique haute vitesse, conforme USB2.0, points de terminaison configurables, prise en charge de la mise en veille/reprise, du protocole de demande de session et de négociation hôte, prise en charge des modes haute vitesse et pleine vitesse.

MPI (Memory Peripheral Interface) — Prend en charge la Flash SPI NOR (1/2/4 lignes, mode DTR) et la Flash SPI NAND (1/2/4 lignes), accès en mode registre et en mode mappé mémoire avec commutation matérielle automatique. L'interface MPI4 du module peut connecter une Flash SPI NOR/NAND externe.

SD/SDIO/eMMC — Conforme aux normes SD 3.0 et eMMC 4.5.1 ; fonctionne en contrôleur hôte avec DMA chaîné et FIFO de 1 Ko. Prend en charge les cartes SDSC/SDHC/SDXC/SDHS, l'UHS-1 (SDR12/25/50/104/DDR50), les modes SDR simple ligne/4 lignes/8 lignes, et les modes DDR 4 lignes/8 lignes.

I2S — Maître uniquement, duplex intégral, formats justifié à gauche/justifié à droite/standard, mono/stéréo 8 bits et 16 bits, largeur PCM jusqu'à 24 bits.

Interface LCD — Mode SPI série DBI (3 lignes/4 lignes, ligne de données double/quadruple) et mode parallèle 8080 (largeur de bus 8/16/24 bits). Prend en charge les formats de couleur RGB332/RGB444/RGB565/RGB666/RGB888 selon le mode. Un jeu de voies MIPI DSI dédié (horloge + 2 voies de données) est également disponible sur les broches 47–52.

5.2 Traitement des signaux analogiques¶

GPADC 12 bits — ADC à approximations successives, taux d'échantillonnage max 4 MS/s, plage d'entrée 0–3,3 V en mode asymétrique / ±2,1 V en mode différentiel, 8 voies asymétriques (ou 4 paires différentielles), modes de mesure unique/continue, 4 créneaux temporels configurables par mesure, déclenchement logiciel/matériel, prise en charge DMA.

Capteur de température — Résolution de 0,2 °C, plage -40 °C à 125 °C, précision ±3 °C, lecture par scrutation ou interruption.

DAC audio — 2 voies intégrées 24 bits, taux d'échantillonnage 8 kHz–48 kHz, sortie différentielle.

PLL audio — Génération d'horloge fractionnaire-N avec une résolution de 48 MHz/2^18, prenant en charge les taux d'échantillonnage dérivés 48 MHz, 32,768 kHz et 44,1 kHz.

ADC audio — 2 voies intégrées 24 bits, taux d'échantillonnage 8 kHz–48 kHz, contrôle de gain indépendant par voie.

6. Caractéristiques électriques¶

6.1 Valeurs limites absolues¶

6.2 Conditions de fonctionnement recommandées¶

6.3 Caractéristiques électriques CC¶

Les tableaux complets (incluant le courant de fuite d'entrée, les seuils de réinitialisation et la capacité de broche aux deux tensions d'alimentation) figurent au §5.3 de la fiche technique officielle.

6.4 Consommation électrique¶

6.5 Performances RF Bluetooth bimode¶

Prend en charge Bluetooth 5.3, rétrocompatible avec les versions 4.2/4.1/4.0, ainsi que BLE et Bluetooth Classic. Fréquence centrale des canaux de fonctionnement : 2402–2480 MHz.

Émetteur BLE (1 Mbps) : puissance max 19 dBm, plage de contrôle de puissance -20 à 19 dBm.

Récepteur BLE : sensibilité typique de -100 dBm (1 Mbps), -97 dBm (2 Mbps), -104,5 dBm (LR S2/500 kbps) et -107,5 dBm (LR S8/125 kbps), mesurée avec des paquets de 37 octets, un PER de 30,8 % et en condition « dirty-off ».

BT Classic (Basic Data Rate) : puissance d'émission max 19 dBm ; sensibilité du récepteur -96,3 dBm (dirty off) / -94 dBm (dirty on) @0,1 % BER.

BT Classic (Enhanced Data Rate) : puissance d'émission max 13 dBm ; sensibilité du récepteur π/4-DQPSK -95,5 dBm ; sensibilité du récepteur 8DPSK -88,5 dBm.

Les tableaux complets min/typ/max pour toutes les performances TX/RX BLE 1 Mbps/2 Mbps/LR et TX/RX BT Classic BR/EDR figurent au §5.5 de la fiche technique officielle.

7. Alimentation du module¶

Le module dispose de cinq interfaces d'alimentation : VDD_3V3, VDD_1V8, VDDIOA, VDDIOA2 et VDDIOB.

• VDD_3V3 alimente les rails AVDD33_ANA, AVDD33_AUD, AVDD_USB de la puce ainsi que l'alimentation VDD de l'eMMC en boîtier du module (le cas échéant). Une alimentation par LDO est recommandée.
• VDD_1V8 alimente les rails PVDD1, PVDD2, AVDD_BRF, AVDD18_DSI de la puce ainsi que la mémoire en boîtier.
• VDDIOA alimente le rail VDDIOA de la puce, l'alimentation VIO de l'eMMC en boîtier (le cas échéant), et la Flash externe.
• VDDIOA2 alimente le rail VDDIOA2 de la puce (couvrant PA00–PA11).
• VDDIOB alimente le rail VDDIOB de la puce.

8. Schéma de référence et affectation des broches¶

La fiche technique fournit un schéma de référence complet pour une carte de développement basée sur le SF32LB58-MOD, couvrant l'alimentation, la réinitialisation, le JTAG/SWD, l'UART, le SDIO, le LCD, le MIPI DSI et les circuits audio.

La fiche technique fournit également un tableau d'affectation de broches recommandé pour cette carte de référence, incluant les correspondances de connecteurs de type Raspberry Pi pour les options d'affichage LCD_DPI_24, LCD_DSI, LCD_QSPI et LCD_8080.

Utilisez ces éléments comme point de départ pour un schéma de production et adaptez la sélection des broches aux périphériques spécifiques de votre produit.

9. Liste de contrôle de conception du schéma¶

10. Dimensions du module et empreinte du PCB¶

10.1 Dimensions du module¶

Le module mesure 24 × 24 × 3,1 mm.

10.2 Empreinte du PCB recommandée¶

10.3 Connecteur d'antenne externe¶

Pour les références prenant en charge une antenne externe, le module peut utiliser un accès RF à demi-trous métallisés (stamp-hole) ou un connecteur compatible IPEX, selon la référence produit.

10.4 Placement du module dans la conception du PCB¶

Réservez la zone d'antenne du module de sorte qu'aucun composant, cuivre, piste, châssis métallique ou autre structure conductrice ne chevauche la zone d'exclusion RF. Utilisez la fiche technique officielle du module et l'enveloppe mécanique finale du produit comme référence pour le dégagement de l'antenne et sa validation.

• Étendez la zone d'antenne au-delà du bord de la carte hôte lorsque cela est possible, avec le point d'alimentation proche du bord de la carte.
• Si l'antenne ne peut pas dépasser le bord de la carte, prévoyez une zone d'exclusion généreuse (sans plan de cuivre, piste ni composant) et retirez, si possible, le matériau de la carte hôte sous l'antenne.
• Pour les conceptions de produit final complètes, évaluez l'effet de l'enveloppe mécanique sur l'antenne et effectuez une validation RF, incluant un test final de portée de communication sur le produit fini.

11. Manipulation du produit¶

11.1 Conditions de stockage¶

• Stockez les produits scellés dans un sachet barrière anti-humidité (MBB) à < 40 °C / 90 % HR, sans condensation.
• Après ouverture du sachet sous vide, utilisez le module dans la fenêtre de durée de vie hors sachet spécifiée pour son niveau de sensibilité à l'humidité (MSL) ; sinon, il doit être passé à l'étuve avant un second passage au four de refusion.

11.2 Décharge électrostatique (ESD)¶

Suivez les précautions standard de manipulation ESD de SiFli pour les modules lors de l'assemblage et des tests.

11.3 Profil de refusion¶

Il est recommandé de ne faire passer le module qu'une seule fois au four de refusion.

11.4 Vibrations ultrasoniques¶

Évitez d'exposer les modules SiFli aux vibrations d'un équipement de soudure ou de nettoyage par ultrasons. Les vibrations ultrasoniques peuvent entrer en résonance avec les oscillateurs à quartz internes du module, provoquant une défaillance ou un dysfonctionnement du quartz, et peuvent rendre le module inopérant ou dégrader ses performances.

12. Documents associés¶

• Fiche technique DS5802-SF32LB58-MOD (V0.1)
• Présentation de la puce SF32LB58x
• Guide de conception matérielle SF32LB58x
• SF32LB58-DevKit-LCD

13. Historique des révisions¶

Ce guide s'appuie sur DS5802-SF32LB58-MOD V0.1, la révision initiale publiée. Reportez-vous au PDF officiel pour la révision faisant autorité et la plus récente.

Dernière mise à jour: 2026-10-19