SF32LB58-MOD Hardware-Design-Leitfaden¶

1. Übersicht¶

SF32LB58-MOD ist ein universell einsetzbares Bluetooth-MCU-Modul mit niedrigem Stromverbrauch auf Basis des SiFli-Chips SF32LB586VDD36. Der Chip enthält einen dreikernigen Arm-Cortex-M33-STAR-MC1-Prozessor mit bis zu 240 MHz. Das Modul ist mit einem 48-MHz-Quarz ausgestattet; ein 32,768-kHz-Quarz ist optional. Je nach SKU sind außerdem HPI-PSRAM, QSPI-NOR-/NAND-Flash oder eMMC integriert. Das SMD-Modul hat 138 Pins und misst 24 × 24 × 3,1 mm.

Dieser Leitfaden behandelt die Hardware-Integration auf Modulebene: Pindefinitionen, Peripherieschnittstellen, elektrische Eigenschaften, Anforderungen an die Stromversorgung, Referenzschaltpläne, eine Schaltplan-Design-Checkliste, mechanische Abmessungen und PCB-Footprint sowie Anforderungen an die Produkthandhabung. Er basiert auf dem SiFli-Datenblatt DS5802-SF32LB58-MOD V0.1.

Für die zugrunde liegende Chip-Architektur (Kerne, Grafik, Speicherarchitektur und Peripherie im Detail) siehe SF32LB58x und den SF32LB58x Hardware-Design-Leitfaden.

2. Kurzübersicht des Designs¶

2.1 Modulvarianten¶

2.2 Wichtige Spezifikationen¶

3. Funktionsblockschaltbild¶

Das Modul integriert den Chip SF32LB586VDD36, einen 48-MHz-Quarz, einen optionalen 32,768-kHz-Quarz sowie – je nach SKU – HPI-PSRAM, QSPI-NOR-/NAND-Flash oder eMMC. Hinzu kommen das RF-Anpassnetzwerk und die Antennenzuführung.

4. Pindefinition¶

4.1 Pinbelegungsdiagramm¶

Das Modul führt 138 Pins entlang seines Umfangs heraus.

4.2 Pindefinitionstabelle¶

Das Modul verfügt über insgesamt 138 Pins, die in der folgenden Tabelle beschrieben sind.

Legende: P = Stromversorgung; I = Eingang; O = Ausgang; T = kann als hochohmig konfiguriert werden; AO = Audioausgang; AI = Audioeingang.

4.3 Physische Pinbeschreibung¶

Die physische Pinbeschreibung im Datenblatt gruppiert Pins nach Funktionsfamilie — SDIO, SPI, I2C, UART, GPTIM, LCD-Schnittstelle (DPI/8080/SPI/JDI/DSI), GPADC, MPI, analoge Audioschaltung, Boot-Modus, Stromversorgung, BT-Antenne, CAN/USB und SWD/Debug-UART — überlagert über den Chip-Umriss des SF32LB586VDD36. Verwenden Sie sie zusammen mit der obigen Pindefinitionstabelle beim Layout der Signalgruppen auf der Host-Platine.

5. Peripherie¶

5.1 Kommunikationsschnittstellen¶

Jeder in der obigen Tabelle mit PAxx_I2C_UART oder PBxx_I2C_UART markierte Pin kann entweder als I2C oder UART konfiguriert werden. Der Chip unterstützt insgesamt bis zu 7 I2C-Schnittstellen und 6 UART-Schnittstellen.

UART — Vollduplex, Baudrate bis zu 6 Mbps, konfigurierbares Datenformat, Hardware-Flusssteuerung (CTS/RTS) und DMA-Mehrfachpaket-TX/RX. UART1–3 befinden sich auf HPSYS, UART4–6 auf LPSYS.

I2C — Unterstützt Master- und Slave-Betrieb, einen 8-Byte-FIFO, DMA, Standard-Modus (100 kbps), Fast-Modus (400 kbps), Fast Mode Plus (1 Mbps) und High-Speed-Modus (3,4 Mbps), 7-Bit-/10-Bit-Adressierung als Master, Clock-Stretching sowie eine konfigurierbare digitale Störimpulsfilterung (Glitch-Filter). I2C1–4 befinden sich auf HPSYS, I2C5–7 auf LPSYS.

SPI — Unterstützt das SSP-/SPI-Format (Vollduplex, Master oder Slave) und das Microwire-Format (Halbduplex, nur Master), eine Datenbreite von 4 bis 32 Bit, konfigurierbare Taktpolarität und -phase, konfigurierbare Chip-Select-Polarität, einen FIFO mit 16 Einträgen zu je 32 Bit sowie DMA. SPI1/2 befinden sich auf HPSYS (max. 48 MHz), SPI3/4 auf LPSYS (max. 24 MHz).

USB 2.0 HS — Ein USB-2.0-konformer High-Speed-Port für Host- und Gerätebetrieb mit konfigurierbaren Endpunkten, Suspend/Resume sowie Unterstützung für Session-Request und Host Negotiation Protocol im High-Speed- und Full-Speed-Modus.

MPI (Memory Peripheral Interface) — Unterstützt SPI-NOR-Flash (1/2/4-Leitungen, DTR-Modus) und SPI-NAND-Flash (1/2/4-Leitungen), Register-Modus- und Memory-Mapped-Modus-Zugriff mit automatischer Hardware-Umschaltung. Die MPI4-Schnittstelle des Moduls kann externen SPI-NOR-/NAND-Flash anschließen.

SD/SDIO/eMMC — Konform mit SD 3.0 und eMMC 4.5.1; arbeitet als Host-Controller mit verketteter DMA und einem 1-KB-FIFO. Unterstützt SDSC-/SDHC-/SDXC-/SDHS-Karten, UHS-1 (SDR12/25/50/104/DDR50), SDR-Modi mit einer, vier oder acht Datenleitungen sowie DDR-Modi mit vier oder acht Datenleitungen.

I2S — Nur Master, Vollduplex, linksbündige/rechtsbündige/Standardformate, 8-Bit und 16-Bit Mono/Stereo, bis zu 24-Bit-PCM-Breite.

LCD-Schnittstelle — DBI-serieller SPI-Modus (3-Leitungen/4-Leitungen, Dual-/Quad-Datenleitungen) und paralleler 8080-Modus (8/16/24-Bit-Busbreite). Unterstützt die Farbformate RGB332/RGB444/RGB565/RGB666/RGB888 je nach Modus. Ein dedizierter MIPI-DSI-Leitungssatz (Takt + 2 Datenleitungen) ist ebenfalls an den Pins 47–52 verfügbar.

5.2 Analoge Signalverarbeitung¶

12-Bit-GPADC — SAR-ADC mit einer maximalen Abtastrate von 4 MS/s und einem Eingangsbereich von 0–3,3 V im Single-Ended-Betrieb beziehungsweise ±2,1 V im Differenzbetrieb. Unterstützt werden acht Single-Ended-Kanäle oder vier Differenzpaare, Einzel- und Dauermessungen, vier konfigurierbare Zeitschlitze pro Messung, Software- und Hardware-Trigger sowie DMA.

Temperatursensor — Auflösung 0,2 °C, Messbereich −40 bis 125 °C, Genauigkeit ±3 °C; Auslesen per Polling oder Interrupt.

Audio-DAC — Zwei integrierte 24-Bit-Kanäle mit Abtastraten von 8 kHz bis 48 kHz und Differenzausgang.

Audio-PLL — Fractional-N-Takterzeugung mit einer Auflösung von 48 MHz/2^18, unterstützt werden die abgeleiteten Abtastraten 48 MHz, 32,768 kHz und 44,1 kHz.

Audio-ADC — Zwei integrierte 24-Bit-Kanäle mit Abtastraten von 8 kHz bis 48 kHz und unabhängiger Verstärkungsregelung pro Kanal.

6. Elektrische Eigenschaften¶

6.1 Absolute Maximalwerte¶

6.2 Empfohlene Betriebsbedingungen¶

6.3 Gleichstrom-Kennwerte¶

Vollständige Tabellen (einschließlich Eingangsleckstrom, Reset-Schwellenwerten und Pin-Kapazität bei beiden Versorgungsspannungen) sind in §5.3 des offiziellen Datenblatts enthalten.

6.4 Stromaufnahme¶

6.5 Dual-Mode-Bluetooth-RF-Leistung¶

Das Modul unterstützt Bluetooth 5.3 und ist abwärtskompatibel zu Bluetooth 4.2/4.1/4.0. Unterstützt werden BLE und Classic Bluetooth. Die Mittenfrequenzen der Betriebskanäle liegen zwischen 2402 und 2480 MHz.

BLE-Sender (1 Mbps): maximale Sendeleistung 19 dBm, Regelbereich −20 bis 19 dBm.

BLE-Empfänger: typische Empfindlichkeit −100 dBm (1 Mbps), −97 dBm (2 Mbps), −104,5 dBm (LR S2/500 kbps) und −107,5 dBm (LR S8/125 kbps), gemessen mit 37-Byte-Paketen bei 30,8 % PER unter Dirty-Off-Bedingungen.

Classic BT (Basic Data Rate): maximale Sendeleistung 19 dBm; Empfängerempfindlichkeit −96,3 dBm (Dirty Off) / −94 dBm (Dirty On) bei 0,1 % BER.

Classic BT (Enhanced Data Rate): maximale Sendeleistung 13 dBm; Empfängerempfindlichkeit −95,5 dBm für π/4-DQPSK und −88,5 dBm für 8DPSK.

Vollständige Min/Typ/Max-Tabellen für die gesamte TX-/RX-Leistung von BLE 1 Mbps/2 Mbps/LR und von Classic BT BR/EDR sind in §5.5 des offiziellen Datenblatts enthalten.

7. Modul-Stromversorgung¶

Das Modul verfügt über fünf Stromversorgungsschnittstellen: VDD_3V3, VDD_1V8, VDDIOA, VDDIOA2 und VDDIOB.

• VDD_3V3 versorgt die Schienen AVDD33_ANA, AVDD33_AUD und AVDD_USB des Chips sowie den VDD-Anschluss des im Gehäuse integrierten eMMC (sofern bestückt). Eine Versorgung über einen LDO wird empfohlen.
• VDD_1V8 versorgt die Schienen PVDD1, PVDD2, AVDD_BRF, AVDD18_DSI des Chips sowie den im Gehäuse integrierten Speicher.
• VDDIOA versorgt die VDDIOA-Schiene des Chips, den VIO-Anschluss des im Gehäuse integrierten eMMC (sofern bestückt) sowie externen Flash.
• VDDIOA2 versorgt die VDDIOA2-Schiene des Chips (deckt PA00–PA11 ab).
• VDDIOB versorgt die VDDIOB-Schiene des Chips.

8. Referenzschaltplan und Pinbelegung¶

Das Datenblatt enthält einen vollständigen Referenzschaltplan für ein Entwicklungsboard auf Basis von SF32LB58-MOD, der Stromversorgung, Reset, JTAG/SWD, UART, SDIO, LCD, MIPI DSI und Audioschaltungen abdeckt.

Das Datenblatt enthält außerdem eine empfohlene Pinbelegungstabelle für dieses Referenzboard, einschließlich Raspberry-Pi-artiger Header-Zuordnungen für die Display-Optionen LCD_DPI_24, LCD_DSI, LCD_QSPI und LCD_8080.

Verwenden Sie diese als Ausgangspunkt für einen Produktionsschaltplan und passen Sie die Pinauswahl an den spezifischen Peripherie-Mix Ihres Produkts an.

9. Schaltplan-Design-Checkliste¶

10. Modulabmessungen und PCB-Footprint¶

10.1 Modulabmessungen¶

Das Modul misst 24 × 24 × 3,1 mm.

10.2 Empfohlener PCB-Footprint¶

10.3 Externer Antennenanschluss¶

Für SKUs, die eine externe Antenne unterstützen, kann das Modul je nach Teilenummer metallisierte Halblöcher als RF-Anschluss oder einen IPEX-kompatiblen Steckverbinder verwenden.

10.4 Modulplatzierung im PCB-Design¶

Halten Sie die RF-Freihaltezone des Moduls frei von Bauteilen, Kupferflächen, Leiterbahnen, Gehäusemetall und anderen leitfähigen Strukturen. Verwenden Sie das offizielle Modul-Datenblatt und das endgültige Produktgehäuse als Referenz für Antennenfreiraum und -validierung.

• Erweitern Sie den Antennenbereich nach Möglichkeit über den Rand der Host-Platine hinaus, mit dem Speisepunkt nahe am Platinenrand.
• Falls sich die Antenne nicht über den Platinenrand hinaus erstrecken kann, sehen Sie einen großzügigen Freihaltebereich vor (keine Kupferflächen, Leiterbahnen oder Bauteile) und entfernen Sie nach Möglichkeit Host-Platinenmaterial unterhalb der Antenne.
• Bewerten Sie für vollständige Enddesigns die Auswirkung des Gehäuses auf die Antenne und führen Sie eine RF-Validierung durch, einschließlich eines abschließenden Kommunikationsreichweitentests am fertigen Produkt.

11. Produkthandhabung¶

11.1 Lagerbedingungen¶

• Lagern Sie Produkte in einer versiegelten Feuchtigkeitsschutzverpackung (MBB) bei <40 °C und 90 % RH, nicht kondensierend.
• Verwenden Sie das Modul nach dem Öffnen des Vakuumbeutels innerhalb des für seine Feuchtigkeitsempfindlichkeitsstufe (MSL) angegebenen Standzeitfensters; andernfalls muss es vor einem zweiten Reflow-Durchlauf getrocknet (gebacken) werden.

11.2 Elektrostatische Entladung (ESD)¶

Befolgen Sie während Montage und Test SiFlis Standard-Vorsichtsmaßnahmen zur ESD-Handhabung von Modulen.

11.3 Reflow-Profil¶

Für das Modul wird empfohlen, den Reflow-Prozess nur einmal zu durchlaufen.

11.4 Ultraschallvibration¶

Vermeiden Sie es, SiFli-Module Vibrationen durch Ultraschallschweiß- oder Ultraschallreinigungsgeräte auszusetzen. Ultraschallvibration kann mit den internen Quarzoszillatoren des Moduls in Resonanz treten, was zu Quarzausfall oder Fehlfunktion führen und das Modul funktionsunfähig machen oder seine Leistung beeinträchtigen kann.

12. Zugehörige Dokumente¶

• DS5802-SF32LB58-MOD Datenblatt (V0.1)
• SF32LB58x Chip-Einführung
• SF32LB58x Hardware-Design-Leitfaden
• SF32LB58-DevKit-LCD

13. Revisionshistorie¶

Dieser Leitfaden basiert auf DS5802-SF32LB58-MOD V0.1, der ersten veröffentlichten Revision. Die maßgebliche und aktuellste Revision entnehmen Sie bitte dem offiziellen PDF.

Zuletzt aktualisiert: 2026-10-19