Guia de projeto de hardware do SF32LB52x — Projeto do esquemático¶

5. Orientações de projeto do esquemático¶

Este capítulo acompanha o projeto do esquemático ao longo de três páginas. Revise primeiro o sistema mínimo e depois a alimentação e a geração de clock nesta página; RF e interfaces de usuário na página seguinte; e armazenamento, acesso para fabricação e decisões que dependem da PCB na última página. Para cada bloco principal, confirme o objetivo e os modelos aos quais se aplica antes de verificar requisitos do circuito, atribuição de pinos, erros frequentes e itens do checklist de liberação.

5.1. Projeto do sistema mínimo¶

O projeto do sistema mínimo é o primeiro ponto de controle de aprovação do esquemático de uma placa SF32LB52x. Abrange as decisões que precisam estar corretas antes de acrescentar os periféricos do produto: modelo exato do dispositivo, encapsulamento, árvore de alimentação, meio de boot, resistores de bootstrap, controle de alimentação do armazenamento, acesso de depuração e gravação, fontes de clock e comportamento de despertar. Em geral, é possível alterar mais tarde a conexão de displays ou sensores, mas uma configuração de boot incorreta, a falta de acesso de depuração, uma alimentação instável ou uma premissa incompatível sobre os estados de energia costuma impedir o funcionamento da placa.

Na primeira revisão do esquemático, siga esta sequência:

1. Selecione o modelo exato e o encapsulamento nas Seções 3.2 e 3.3.
2. Escolha o caminho de alimentação correto: SF32LB520/3/5/7 para produtos com bateria recarregável, ou 52B/D/E/G/J para produtos com alimentação externa regulada.
3. Fixe as decisões de alimentação da Seção 5.2, incluindo VBUS/VBAT/VCC ou PVDD/VDDIOA/VDD_SIP, BUCK, desacoplamento dos LDOs internos, alimentações de RF/áudio e todas as chaves de carga para baixo consumo.
4. Selecione o meio de boot e instale os resistores de pull-up/pull-down de bootstrap em PA13/PA17 conforme a tabela de boot da Seção 5.6.1.
5. Confirme o pino de controle da chave de alimentação do armazenamento de boot antes de concluir o layout. As notas de aplicação e o guia do esquemático indicam PA21, mas o checklist oficial indica PA11 para a Flash externa nas variantes alimentadas por bateria.
6. Reserve PA18/PA19, terra e uma referência de alimentação válida para acesso DBG_UART/SWD antes de finalizar o gabinete e o gabarito de teste de produção.
7. Selecione os cristais de 48 MHz e 32,768 kHz conforme a Seção 5.3.1 e considere suas restrições de posicionamento durante a revisão do esquemático.
8. Defina pinos de despertar, comportamento do botão de alimentação, eventos do carregador e estados de desligamento do armazenamento e sensores antes de finalizar a política de baixo consumo do firmware.

Ao concluir este ponto de controle, espera-se que o circuito consiga ligar, inicializar pelo meio selecionado, oferecer um caminho de recuperação, executar a calibração dos clocks e entrar no estado de baixo consumo previsto, sem depender dos periféricos opcionais do produto.

5.2. Sistema de alimentação¶

O projeto da alimentação define as linhas de alimentação, chaves de carga, caminho de carregamento, OVP, uso dos LDOs internos, comportamento de despertar e estados de baixo consumo que garantem a confiabilidade do sistema mínimo. Conclua esta seção antes de posicionar os componentes na PCB: as decisões posteriores sobre display, armazenamento, RF, áudio e sensores dependem dessas premissas de alimentação.

5.2.1. Alimentação¶

Resumo

• Os modelos alimentados por bateria usam SF32LB520/3/5/7 com VBUS, VBAT e VCC; também é necessário definir as opções de carregamento e OVP.
• Os modelos de alimentação regular usam 52B/D/E/G/J, com PVDD e VDDIOA regulados externamente. Configure VDD_SIP conforme o modelo exato: ele pode usar uma fonte externa ou o LDO interno. Não há circuito interno de carregamento.
• Defina o indutor BUCK, o desacoplamento dos LDOs internos, as alimentações de RF/áudio e as chaves de carga para o modo Standby antes de posicionar os componentes na PCB.

Objetivo do projeto

Projete uma árvore de alimentação estável e com baixa corrente de fuga, adequada ao modelo selecionado. Ela deve evitar sobrecarga das saídas dos LDOs internos, manter as alimentações de RF e áudio livres de ruído e permitir desligar cargas não utilizadas e o armazenamento de boot nos modos de baixo consumo.

5.2.1.1. Requisitos de alimentação do processador¶

5.2.1.2. Seleção do indutor BUCK¶

Os dois grupos de projeto usam a mesma especificação de indutor.

5.2.1.3. Bateria e controle de carregamento¶

5.2.1.4. Redução do consumo em Standby¶

5.2.1.5. Checklist de alimentação¶

• O grupo de alimentação (bateria / alimentação regular) foi confirmado para o modelo exato do chip
• O indutor BUCK atende a 4,7 uH ±20%, DCR ≤0,4 Ω, Isat ≥450 mA
• Todos os capacitores de desacoplamento dos LDOs internos foram posicionados conforme os requisitos
• A alimentação do LCD está isolada e não é fornecida diretamente pelo LDO interno
• As alimentações de áudio e RF estão filtradas adequadamente
• Modelos com bateria: caminho de carregamento e faixas de tensão do OVP verificados; modelos de alimentação regular: VDD_SIP/VDDIOA configurados corretamente para o modelo do chip

Erros frequentes: alimentação

• Alimentar o LCD diretamente por um LDO interno, em vez de usar um LDO externo.
• Misturar premissas de alimentação por bateria e de alimentação regular no mesmo esquemático.
• Manter VDD_SIP alimentado durante Hibernate em modelos com risco de fuga no armazenamento.
• Escolher um carregador ou OVP sem verificar a corrente e a faixa de tensão de VBUS no pior caso.

Verificações de bring-up: alimentação

• Meça VCC/PVDD, a saída BUCK, as alimentações de RF/áudio e a alimentação do armazenamento antes de o firmware habilitar os periféricos.
• Confirme a conexão do carregador, a carga lenta (trickle), a carga com corrente constante e o reinício de carga nos projetos com bateria.
• Meça a corrente em Standby e Hibernate com as chaves de carga do display, dos sensores, do armazenamento e do motor desligadas.

5.2.2. Modos de operação e fontes de despertar¶

Resumo

• Active e Sleep mantêm resposta rápida a interrupções; DeepSleep e Standby reduzem a corrente em troca de maior tempo de despertar.
• Hibernate é o estado de menor consumo, mas não preserva a SRAM e exige desligar algumas alimentações externas.
• A seleção dos GPIOs capazes de despertar o sistema afeta botões, interrupções de toque, eventos do carregador e despertar por sensores.

Objetivo do projeto

Selecione as fontes de despertar e os estados padrão das chaves de alimentação externas para que o produto entre no modo de baixo consumo previsto sem caminhos de fuga ou perda de eventos de despertar.

Toda a família suporta 15 fontes de interrupção capazes de despertar o sistema nos modos Standby e Hibernate:

Checklist dos modos de operação

• Os pinos necessários para despertar foram definidos antes de finalizar o pin-mux.
• Os estados de pull-up/pull-down dos pinos de despertar são compatíveis com Standby e Hibernate.
• As alimentações externas do armazenamento e sensores não provocam fugas pelos pinos de I/O em Hibernate.
• As equipes de hardware e firmware concordam sobre qual estado é usado no transporte, no armazenamento em prateleira e no Standby normal.

5.3. Geração de clock¶

5.3.1. Seleção dos cristais¶

Resumo

• Use um cristal principal de 48 MHz e um cristal de RTC de 32,768 kHz.
• Prefira componentes da AVL com CL e ESR baixos para reduzir a corrente de partida e a corrente estática.
• Mantenha as trilhas dos cristais curtas, blindadas e afastadas de fontes de calor e de ruído gerado por RF, carregador, PMU e conversores DC/DC.

Objetivo do projeto

Forneça clocks estáveis e com baixo jitter, minimizando a corrente dos osciladores, a deriva de frequência, a interferência de RF e os riscos de bring-up.

O chip requer duas fontes externas de clock: um cristal principal de 48 MHz e um cristal de RTC de 32,768 kHz. Os requisitos são iguais para os dois grupos.

Cristais recomendados:

Para consultar os dados completos de qualificação, atualizados continuamente, veja a Lista de fornecedores aprovados pela SiFli.

Erros frequentes: clock

• Escolher o cristal apenas pela frequência e pelo encapsulamento, sem verificar CL, ESR, tolerância e faixa de temperatura.
• Posicionar o cristal perto de PA, carregador, PMU, rede de casamento de RF ou outras fontes de calor e ruído.
• Manter cobre ou trilhas de alta velocidade sob a área de exclusão do cristal.
• Usar trilhas de 32 kHz longas e paralelas, sem espaçamento ou blindagem de terra.

Checklist de clock

• Os cristais de 48 MHz e 32,768 kHz atendem aos requisitos da AVL e do datasheet.
• Os valores de capacitância de carga e ESR dos cristais foram comparados com os limites do oscilador.
• A área de exclusão, o comprimento e a largura das trilhas, o espaçamento e a blindagem de terra foram verificados na revisão da PCB.
• O plano de bring-up inclui medições de 48 MHz e 32 kHz e a verificação do comportamento da calibração de frequência Bluetooth.

Continue em RF e interfaces de usuário.

Última atualização: 2026-10-19