SF32LB52x 하드웨어 설계 가이드 — 회로 설계 가이드라인¶
SF32LB52x 하드웨어 설계 가이드의 일부
회로 설계 가이드라인은 이제 세 페이지로 구성됩니다. 이 페이지(5.1~5.3절: 최소 시스템, 전원, 클럭), RF 및 사용자 인터페이스(5.4~5.5절), 스토리지 및 양산(5.6~5.7절)입니다. 디바이스 선택과 전체 설계 흐름은 SF32LB52x 하드웨어 설계 가이드 개요에서 시작하고, 항목별 검토는 회로도 체크리스트를 참조하십시오.
5. 회로 설계 가이드라인¶
이 장은 세 페이지에 걸쳐 회로도 작업 흐름을 따릅니다. 먼저 최소 시스템 검토를 마치고, 이 페이지에서 전원 시스템과 클럭 생성을 검토합니다. 다음 페이지에서 RF와 사용자 인터페이스를, 마지막 페이지에서 스토리지, 제조 접근성, PCB에 좌우되는 결정을 검토합니다. 각 주요 블록에서는 회로 요구 사항, 핀 할당, 흔한 실수, 릴리스 체크리스트 항목을 확인하기 전에 설계 목표와 변형(variant) 범위를 먼저 확인하십시오.
| 블록 | 주요 결정 | 릴리스 증거 |
|---|---|---|
| 최소 시스템 설계 | 정확한 변형, 패키지, 부트 스토리지, 부트스트랩 핀, 디버그/플래싱 접근, 최소 브링업 경로 | 최소 시스템 검토, 부트스트랩 표, 디버그 테스트 포인트, 부트 및 복구 계획 |
| 전원 시스템 | 변형별 전원 트리, 충전기 경로, BUCK, LDO, 부트 스토리지 레일, 동작 모드, 웨이크업 소스 | 전원 트리 검토, AVL 부품, 충전기/OVP 설정, 저전력 및 웨이크업 소스 계획 |
| 클럭 생성 | 48 MHz 및 32.768 kHz 크리스털 선정, 부하, 캘리브레이션 가정 | 크리스털 CL/ESR 점검, 배치 및 라우팅 스크린샷, 캘리브레이션 계획 |
| RF | RF 매칭, 안테나 경로, 튜닝 접근 | RF 임피던스 계획, 매칭 회로 배치 스크린샷, 안테나 튜닝 계획 |
| 사용자 인터페이스 | 디스플레이, 오디오, 버튼, 진동 모터 | 인터페이스 회로 검토, 타이밍/제어 핀, 전원 시퀀싱, 아날로그 검토 |
| 스토리지 및 연결 | 부트 매체, 부트스트랩 핀, 스토리지 전원 스위치, 센서, UART/I2C, GPTIM | 부트스트랩 표, PA11/PA21 원본 불일치 검토, 버스 할당, 스토리지 레일 검토 |
| 제조 | DBG_UART/SWD, 테스트 포인트, 양산 플래싱, 캘리브레이션 접근, 릴리스 체크리스트 | 테스트 포인트 도면, 양산 지그 계획, 완료된 릴리스 증거 |
5.1. 최소 시스템 설계¶
최소 시스템 설계는 SF32LB52x 보드의 첫 번째 회로도 릴리스 게이트입니다. 제품 주변 장치를 추가하기 전에 올바르게 확정되어야 하는 결정을 다룹니다. 정확한 디바이스 변형, 패키지, 전원 트리, 부트 매체, 부트스트랩 저항, 스토리지 전원 제어, 디버그/플래싱 접근, 클럭 소스, 웨이크업 동작입니다. 보드는 디스플레이나 센서 배선의 후반 변경은 흔히 감수할 수 있지만, 잘못된 스토리지 스트랩, 누락된 디버그 접근, 불안정한 레일, 호환되지 않는 전원 상태 가정은 대개 감수할 수 없습니다.
첫 회로도 작업에는 다음 순서를 사용하십시오.
- 3.2절과 3.3절에서 정확한 디바이스와 패키지를 선택하십시오.
- 올바른 전원 경로를 선택하십시오. 충전식 배터리 전원 제품은
SF32LB520/3/5/7, 외부 레귤레이션 전원 제품은52B/D/E/G/J입니다. - 5.2절의 전원 시스템 결정을 확정하십시오.
VBUS/VBAT/VCC또는PVDD/VDDIOA/VDD_SIP, BUCK, 내부 LDO 디커플링, RF/오디오 레일, 모든 저전력용 로드 스위치가 포함됩니다. - 부트 매체를 선택하고, 5.6.1절의 부트 표에 맞게
PA13/PA17부트스트랩 풀 옵션을 실장하십시오. - 레이아웃 전에 원본 문서 간 불일치를 검토하여 부트 스토리지 전원 스위치 핀을 확정하십시오. 애플리케이션 노트와 회로도 가이드는
PA21을 지정하지만, 공식 체크리스트에는 배터리 전원 변형의 외부 플래시용으로PA11이 지정되어 있습니다. - 케이스와 양산 지그를 확정하기 전에 DBG_UART/SWD 접근을 위한
PA18/PA19, 그라운드, 유효한 전원 기준을 확보해 두십시오. - 5.3.1절에서 48 MHz 및 32.768 kHz 크리스털을 선정하고, 회로도 검토 중 배치 제약을 계속 확인할 수 있도록 하십시오.
- 펌웨어 저전력 정책을 확정하기 전에 웨이크업 핀, 전원 키 동작, 충전기 이벤트, 스토리지/센서 종료 상태를 할당하십시오.
이 게이트가 끝나면 회로도는 선택한 부트 매체에서 부팅하고, 복구 경로를 노출하며, 클럭 캘리브레이션을 실행하고, 선택 사항인 제품 주변 장치에 의존하지 않고 의도한 저전력 상태로 진입할 수 있어야 합니다.
5.2. 전원 시스템¶
전원 시스템 설계는 최소 시스템을 신뢰할 수 있게 만드는 레일, 로드 스위치, 충전기 경로, OVP, 내부 LDO 사용, 웨이크업 동작, 저전력 상태를 정의합니다. 이후의 디스플레이, 스토리지, RF, 오디오, 센서 결정이 이러한 레일 가정에 좌우되므로, PCB 배치 전에 이 절을 완료하십시오.
5.2.1. 전원 공급¶
빠른 요약
- 배터리 전원 디바이스는
VBUS,VBAT,VCC, 충전, OVP 결정을 포함하는SF32LB520/3/5/7경로를 사용합니다. - 일반 전원 디바이스는 외부에서 레귤레이션된
PVDD와VDDIOA를 사용하는52B/D/E/G/J경로를 사용합니다.VDD_SIP는 정확한 칩 모델에 맞게 구성하며, 외부 전원 또는 내부 LDO를 사용할 수 있습니다. 내부 충전 경로는 없습니다. - BUCK 인덕터, 내부 LDO 디커플링, RF/오디오 레일, Standby 로드 스위치는 PCB 배치 전에 확정해야 합니다.
설계 목표
선택한 변형을 지원하고, 내부 LDO 출력에 과부하를 주지 않으며, RF 및 오디오 레일을 저잡음으로 유지하고, 저전력 모드에서 사용하지 않는 부하와 부트 스토리지를 끌 수 있는 안정적이고 누설이 적은 전원 트리를 구성합니다.
5.2.1.1. 프로세서 전원 공급 요구 사항¶
| 핀 | 최소 (V) | 전형 (V) | 최대 (V) | 최대 전류 (mA) | 설명 |
|---|---|---|---|---|---|
| VBUS | 4.5 | 5.0 | 5.5 | 500 | VBUS 전원 입력, 아래 원본 불일치 참고 사항 참조 |
| VBAT | 3.2 | - | 4.7 | 500 | VBAT 전원 출력 |
| VCC | 3.2 | - | 4.7 | 500 | 시스템 전원 입력 (1) |
| VSYS | - | 3.3 | - | 500 | VSYS 전원 출력 (2) |
| BUCK_LX | - | 1.25 | - | 50 | BUCK 출력 핀, 인덕터에 연결 |
| BUCK_FB | - | 1.25 | - | 50 | BUCK 피드백/내부 전원 입력, 인덕터의 반대쪽 끝과 외부 커패시터에 연결 |
| VDD_VOUT1 | - | 1.1 | - | 50 | 내부 LDO, 외부 커패시터, 주변 장치에 전원을 공급하지 않음 |
| VDD_VOUT2 | - | 0.9 | - | 20 | 내부 LDO, 외부 커패시터, 주변 장치에 전원을 공급하지 않음 |
| VDD_RET | - | 0.9 | - | 1 | 내부 LDO, 외부 커패시터, 주변 장치에 전원을 공급하지 않음 |
| VDD_RTC | - | 1.1 | - | 1 | 내부 LDO, 외부 커패시터, 주변 장치에 전원을 공급하지 않음 |
| VDD18_VOUT | - | 1.8 | - | 30 | SIP 전원 (3), 내부용이며 주변 장치에 전원을 공급하지 않음. LDO를 비활성화하면 외부에서 공급할 수 있음 |
| VDD33_VOUT1 | - | 3.3 | - | 150 | 3.3 V LDO 출력 1 (4), 기본적으로 출력 없음, 소프트웨어 구성 필요 |
| VDD33_VOUT2 | - | 3.3 | - | 150 | 3.3 V LDO 출력 2, 기본적으로 출력 없음, 소프트웨어 구성 필요 |
| AVDD33_AUD | 2.97 | 3.3 | 3.63 | 50 | 3.3 V 오디오 전원 입력 |
| AVDD_BRF | 2.97 | 3.3 | 3.63 | 100 | RF 전원 입력 |
| MIC_BIAS | 1.4 | - | 2.8 | - | 마이크 전원 출력 |
(1) VCC 입력, 리튬 배터리로 전원 공급 시: 소프트웨어 기본 저전압 임계값은 3.48 V입니다. 정전압 전원으로 공급할 때 지원 범위는 3.6~4.7 V이며 3.8 V를 권장합니다. (2) VSYS는 AVDD_BRF에 전원을 공급합니다. (3) VDD18_VOUT: SF32LB520U36은 외부 3.3 V 전원이 필요하며, SF32LB523/5/7Ux6은 내부 LDO를 사용하므로 외부 전원이 필요하지 않습니다. 소프트웨어에서 칩 모델에 맞게 내부 VDD18 LDO를 구성하고, 외부에서 전원을 공급하는 경우에는 활성화하지 마십시오. (4) VDD33_VOUT1: SF32LB520U36에서는 VDD18_VOUT, 외부 플래시, AVDD33_AUD에만 전원을 공급하고, SF32LB523/5/7Ux6에서는 외부 플래시와 AVDD33_AUD에만 전원을 공급합니다.
| 핀 | 최소 (V) | 전형 (V) | 최대 (V) | 최대 전류 (mA) | 설명 |
|---|---|---|---|---|---|
| PVDD | 2.97 | 3.3 | 3.63 | 150 | PVDD 시스템 전원 입력, 10 uF 커패시터 |
| BUCK_LX | - | 1.25 | - | 50 | BUCK 출력 핀, 4.7 uH 인덕터에 연결 |
| BUCK_FB | - | 1.25 | - | 50 | BUCK 피드백/내부 전원 입력, 인덕터의 반대쪽 끝과 4.7 uF 커패시터에 연결 |
| VDD_VOUT1 | - | 1.1 | - | 50 | 내부 LDO, 4.7 uF 커패시터, 주변 장치에 전원을 공급하지 않음 |
| VDD_VOUT2 | - | 0.9 | - | 20 | 내부 LDO, 4.7 uF 커패시터, 주변 장치에 전원을 공급하지 않음 |
| VDD_RET | - | 0.9 | - | 1 | 내부 LDO, 0.47 uF 커패시터, 주변 장치에 전원을 공급하지 않음 |
| VDD_RTC | - | 1.1 | - | 1 | 내부 LDO, 1 uF 커패시터, 주변 장치에 전원을 공급하지 않음 |
| VDDIOA | 1.71 | 1.8/3.3 | 3.63 | - | GPIO 전원 입력, 1 uF 커패시터 |
| AVDD33 | 2.97 | 3.3 | 3.63 | 100 | 3.3 V 아날로그 전원 입력, 4.7 uF 커패시터 |
| AVDD33_AUD | 2.97 | 3.3 | 3.63 | 50 | 3.3 V 오디오 전원 입력, 2.2 uF 커패시터 |
| VDD_SIP | 1.71 | 1.8/3.3 | 3.63 | 30 | 내부 LDO 또는 외부 전원 (1), 1 uF 커패시터 |
| AVDD_BRF | 2.97 | 3.3 | 3.63 | 100 | 아날로그 전원 입력, 4.7 uF 커패시터 |
| MIC_BIAS | 1.4 | - | 2.8 | - | 마이크 전원 출력, 1 uF 커패시터 |
(1) VDD_SIP: SF32LB52BU36은 외부 1.8 V 또는 3.3 V 전원이 필요하고, SF32LB52BU56은 외부 3.3 V 전원이 필요하며, SF32LB52DUB6은 외부 1.8 V 전원이 필요합니다. SF32LB52E/G/JUx6은 내부 LDO로 직접 전원이 공급되므로 외부 전원이 필요하지 않습니다.
Hibernate 모드 참고 사항
시스템이 Hibernate 모드에 진입할 때는 VDD_SIP를 반드시 꺼야 합니다. 그렇지 않으면 함께 패키징된 스토리지의 I/O에 누설 위험이 있습니다. 전용 PA21 핀을 사용하여 VDD_SIP 전원 스위치를 제어하십시오.
5.2.1.2. BUCK 인덕터 선정¶
두 설계 그룹은 동일한 인덕터 사양을 사용합니다.
주요 전원 인덕터 파라미터
L(인덕턴스) = 4.7 uH ± 20%, DCR(직류 저항) ≤ 0.4 Ω, Isat(포화 전류) ≥ 450 mA.
5.2.1.3. 배터리 및 충전 제어¶
충전 회로는 외부 충전 관리 칩을 사용하는 경우와 온칩 통합 충전 관리 모듈을 사용하는 경우의 두 가지 시나리오가 있습니다.
외부 충전 관리 칩
외부 충전 IC는 전원 경로 관리(PPM)가 있는 유형과 없는 유형의 두 가지가 일반적입니다. PPM이 없으면 배터리가 VBAT 핀과 VCC 핀에 직접 전원을 공급합니다. PPM이 있으면 충전기의 VSYS가 VCC에 전원을 공급하고, 충전기의 VBAT는 배터리와 칩의 VBAT 핀에 모두 연결됩니다. 두 방식 모두 VBAT 핀을 통해 배터리 전압을 측정하며, 이 핀에는 샘플링 정확도가 ±30 mV 이내인 GPADC 채널이 내장되어 있습니다.
PPM을 사용할 때는 충전기의 VSYS 출력을 칩의 VCC 핀에 연결하고, 충전기의 기본 VSYS 출력을 VCC 최대 입력 전압인 4.7 V 이하로 유지하십시오.
온칩 통합 충전 관리 모듈
통합 충전 모듈을 사용할 때 배터리 잔량이 부족하고 디바이스가 꺼진 상태에서 충전기를 연결하면, 시스템이 부팅하여 충전 화면을 표시하기 전에 배터리가 전원 켜짐 임계값까지 충전되어야 합니다.
OVP 칩 선정 (통합 충전 모듈 사용 시)
VBUS 입력 범위는 4.5~5.5 V이므로 다음 OVP 칩 유형 중 하나를 선택하십시오.
- 조정 가능한 OVLO OVP 칩, 예: AW32905FCR — OVLO를 5.2~5.5 V로 설정(VOVLO_TH 허용 오차 ≤3%, 저항 허용 오차 ≤1%)
- 레귤레이션 출력 OVP 칩, 예: SGM4064YDE8G 또는 LP5305AQVF — 레귤레이터 출력이 4.5~5.4 V 사이여야 함
VBUS 값이 원본 문서마다 다릅니다
OpenSiFli 배터리 변형 애플리케이션 가이드는 내부적으로 일관되지 않습니다. OVP 선정 문단에서는 칩 VBUS 범위를 4.5~5.5 V로 제시하지만, 전원 공급 표와 통합 충전기 참고 사항에서는 4.6~5.5 V를 제시하며 최대 충전 전류에서 VBUS 핀 전압이 최소 4.6 V여야 한다고 요구합니다. Electrical Specification-A3은 일반 범위를 4.5~5.5 V로 나열하고, 레퍼런스 충전 회로도에는 4.3~5.5 V로 표기되어 있습니다. 통합 충전기 설계에서는 SiFli가 적용 가능한 동작 최솟값을 명확히 밝힐 때까지 최대 부하에서 핀 전압을 최소 4.6 V로 유지하고, 회로도의 4.3 V 표기를 승인된 하한으로 간주하지 마십시오.
같은 애플리케이션 가이드는 조정 가능한 OVLO OVP 디바이스의 VIN_OVLO를 5.2~5.5 V로, VOVLO_TH 허용 오차를 ≤3%로, R1/R2 허용 오차를 ≤1%로 설정합니다. 레귤레이터 출력이 있는 OVP 디바이스에는 LDO 출력 4.5~5.4 V를 지정합니다. 이는 토폴로지별 OVP 설정이며 서로 바꿔 쓸 수 있는 칩 VBUS 동작 범위가 아닙니다. 부품 허용 오차를 고려하고, 승인된 설계는 SiFli에 확인하십시오.
통합 충전 모듈 참고 사항
- VBUS 입력 범위: 4.6~5.5 V
- VCC 입력 범위: 3.2~4.7 V
- 기본 트리클 전류: 56 mA, 트리클-정전류 전환 전압: 3.0 V
- 기본 정전류 충전 전류: 65 mA, 5~560 mA 범위에서 조정 가능
- 기본 완충 전압: 4.2 V, 최대 4.45 V까지 조정 가능
- 재충전 전압: 완충 전압 - 0.15 V
- 충전기의 VBUS는 최소 350 mA를 공급해야 하며, 최대 충전 전류에서 VBUS 핀 전압이 4.6 V 아래로 떨어져서는 안 됩니다
- 무선 충전의 경우, 무선 충전기의 공급 능력이 정전류 충전 전류를 넘도록 하십시오
통합 LDO 참고 사항
- VDD33_VOUT1과 VDD33_VOUT2 출력 경로의 총 커패시턴스는 9.6 uF를 넘어서는 안 됩니다
- AVDD33_AUD는 VSYS가 아니라 VDD33_VOUT1에서 전원을 공급해야 합니다
- LCD는 내부 LDO로 전원을 공급해서는 안 되며, 외부 LDO를 사용하십시오
해당 없음
일반 전원 변형은 레귤레이션된 외부 전원에서 직접 전원을 공급받으며 충전 관리 회로가 없습니다. 이 절은 적용되지 않습니다. 제품에 배터리 전원과 충전이 필요하면 SF32LB520/3/5/7 시리즈를 사용하십시오.
5.2.1.4. Standby 전력 줄이기¶
권장 전원 구조: VDD33_VOUT2는 진동 모터에, VDD33_VOUT1은 외부 플래시와 센서에 전원을 공급하고, LCD는 외부 LDO를 사용합니다.
전원 스위치 GPIO 핀의 기본 하드웨어 상태를 신중히 제어하고, 로드 스위치가 기본적으로 꺼지도록 메가옴 단위의 풀업/풀다운 저항을 추가하십시오. LDO와 로드 스위치를 선정할 때는 정지 전류(Iq)와 셧다운 전류(Istb)가 낮은 디바이스를 선택하고, 상시 동작 전원 디바이스의 Iq에 특히 주의하십시오.
각 기능 블록의 동적 전원 관리에는 로드 스위치를 사용하고, 상시 동작 모듈이나 경로에는 정지 전류가 낮은 디바이스를 선택하십시오.
전원 스위치 GPIO 핀의 기본 하드웨어 상태를 신중히 제어하고, 로드 스위치가 기본적으로 꺼지도록 메가옴 단위의 풀업/풀다운 저항을 추가하십시오. LDO와 로드 스위치를 선정할 때는 정지 전류(Iq)와 셧다운 전류(Istb)가 낮은 디바이스를 선택하고, 상시 동작 전원 디바이스의 Iq에 특히 주의하십시오.
5.2.1.5. 전원 설계 체크리스트¶
- 정확한 칩 모델에 맞는 전원 변형(배터리 전원/일반 전원)을 확인함
- BUCK 인덕터가 4.7 uH ±20%, DCR ≤0.4 Ω, Isat ≥450 mA를 만족함
- 모든 내부 LDO 디커플링 커패시터가 요구 사항에 따라 배치됨
- LCD 전원이 분리되어 있으며 내부 LDO에서 직접 공급되지 않음
- 오디오 및 RF 전원 레일이 적절히 필터링됨
- 배터리 전원 변형: 충전 경로와 OVP 디바이스 전압 범위를 확인함. 일반 전원 변형: 칩 모델에 맞게 VDD_SIP/VDDIOA 전원이 올바르게 구성됨
흔한 실수 - 전원
- LCD를 외부 LDO가 아닌 내부 LDO로 직접 구동함.
- 같은 회로도에서 배터리 전원과 일반 전원의 공급 가정을 혼용함.
- 스토리지 누설이 위험한 변형에서 Hibernate 중에
VDD_SIP를 켜 둠. - 최악의 경우 VBUS 전류와 전압 범위를 확인하지 않고 충전기나 OVP 디바이스를 선택함.
브링업 점검 - 전원
- 펌웨어가 주변 장치를 활성화하기 전에
VCC/PVDD, BUCK 출력, RF/오디오 레일, 스토리지 전원을 측정합니다. - 배터리 전원 설계에서 충전기 연결, 트리클 충전, 정전류 충전, 재충전 동작을 확인합니다.
- 디스플레이, 센서, 스토리지, 모터 로드 스위치를 모두 끈 상태에서 Standby 및 Hibernate 전류를 측정합니다.
5.2.2. 동작 모드와 웨이크업 소스¶
빠른 요약
- Active와 Sleep은 빠른 인터럽트 응답을 유지하며, DeepSleep과 Standby는 웨이크업 시간을 희생하여 전류를 낮춥니다.
- Hibernate는 가장 저전력인 상태이지만 SRAM이 유지되지 않으며 일부 외부 전원을 차단해야 합니다.
- 웨이크업 가능 GPIO 선택은 버튼, 터치 인터럽트, 충전기 이벤트, 센서 웨이크업 동작에 영향을 줍니다.
설계 목표
누설 경로나 누락된 웨이크업 이벤트 없이 제품이 의도한 저전력 상태에 진입할 수 있도록 웨이크업 소스와 외부 전원 스위치의 기본값을 선택합니다.
공통 설계
동작 모드와 웨이크업 소스 동작은 제품별 전원 트리에서 외부 웨이크업 소스를 의도적으로 비활성화하지 않는 한 SF32LB52x 제품군 전체에 적용됩니다.
| 모드 | CPU | 주변 장치 | SRAM | IO | LPTIM | 웨이크업 소스 | 웨이크업 시간 |
|---|---|---|---|---|---|---|---|
| Active | 실행 | 실행 | 접근 가능 | 토글 가능 | 실행 | - | - |
| Sleep | 정지 | 실행 | 접근 가능 | 토글 가능 | 실행 | 모든 인터럽트 | <0.5 us |
| DeepSleep | 정지 | 정지 | 접근 불가, 전체 유지 | 레벨 유지 | 실행 | RTC, 웨이크업 IO, GPIO, LPTIM, Bluetooth | 250 us |
| Standby | 리셋 | 리셋 | 접근 불가, 전체 유지 | 레벨 유지 | 실행 | RTC, 웨이크업 IO, LPTIM, Bluetooth | 1 ms |
| Hibernate | 리셋 | 리셋 | 접근 불가, 유지되지 않음 | High-Z | 리셋 | RTC, 웨이크업 IO | >2 ms |
제품군 전체가 Standby 및 Hibernate 모드에서 15개의 웨이크업 가능 인터럽트 소스를 지원합니다.
| 웨이크업 소스 | 핀 | 웨이크업 소스 | 핀 |
|---|---|---|---|
| LWKUP_PIN0 | PA24 | LWKUP_PIN12 | PA36 |
| LWKUP_PIN1 | PA25 | LWKUP_PIN13 | PA37 |
| LWKUP_PIN2 | PA26 | LWKUP_PIN14 | PA38 |
| LWKUP_PIN3 | PA27 | LWKUP_PIN15 | PA39 |
| LWKUP_PIN10 | PA34 | LWKUP_PIN16 | PA40 |
| LWKUP_PIN11 | PA35 | LWKUP_PIN17 | PA41 |
| — | — | LWKUP_PIN18 | PA42 |
| — | — | LWKUP_PIN19 | PA43 |
| — | — | LWKUP_PIN20 | PA44 |
동작 모드 체크리스트
- 핀 먹스를 확정하기 전에 필요한 웨이크업 핀이 할당됨.
- 웨이크업 핀의 풀 상태가 Standby 및 Hibernate와 호환됨.
- 외부 스토리지 및 센서 전원이 Hibernate에서 I/O 핀을 통해 누설되지 않음.
- 출하, 보관, 통상적인 Standby 모드에 사용할 상태에 대해 펌웨어 팀과 하드웨어 팀이 합의함.
5.3. 클럭 생성¶
5.3.1. 크리스털 선정¶
빠른 요약
- 48 MHz 메인 크리스털과 32.768 kHz RTC 크리스털을 사용하십시오.
- 시작 전류와 정적 전류를 줄이려면 AVL에서 CL과 ESR이 낮은 부품을 우선하십시오.
- 크리스털 트레이스는 짧게 유지하고 실드하며, 열, RF, 충전기, PMU, DC/DC 노이즈에서 멀리 두십시오.
설계 목표
오실레이터 전류, 주파수 드리프트, RF 간섭, 브링업 위험을 최소화하면서 안정적이고 지터가 낮은 클럭 소스를 제공합니다.
칩에는 48 MHz 메인 크리스털과 32.768 kHz RTC 크리스털의 두 가지 외부 클럭 소스가 필요합니다. 요구 사항은 두 변형에서 동일합니다.
크리스털 사양 요구 사항
| 크리스털 | 요구 사항 | 비고 |
|---|---|---|
| 48 MHz | 7 pF ≤ CL ≤ 12 pF(8.8 pF 권장), ΔF/F0 ≤ ±10 ppm, ESR ≤ 30 Ω(22 Ω 권장) | CL과 ESR이 낮을수록 소비 전력이 줄어듭니다. CL < 12 pF이면 매칭 커패시터는 일반적으로 필요하지 않습니다 |
| 32.768 kHz | CL ≤ 12.5 pF(7 pF 권장), ΔF/F0 ≤ ±20 ppm, ESR ≤ 80 kΩ(38 kΩ 권장) | CL과 ESR이 낮을수록 소비 전력이 줄어듭니다. CL < 12.5 pF이면 매칭 커패시터는 일반적으로 필요하지 않습니다 |
권장 크리스털:
| 부품 번호 | 제조사 | 파라미터 |
|---|---|---|
| E1SB48E001G00E | Hosonic | F0=48 MHz, ΔF/F0=-6~8 ppm, CL=8.8 pF, ESR≤22 Ω, TOPR=-30~85°C, 2016 메트릭 패키지 |
| SX20Y048000B31T-8.8 | TKD | F0=48 MHz, ΔF/F0=-10~10 ppm, CL=8.8 pF, ESR≤40 Ω, TOPR=-20~75°C, 2016 메트릭 패키지 |
| ETST00327000LE | Hosonic | F0=32.768 kHz, ΔF/F0=-20~20 ppm, CL=7 pF, ESR≤70 kΩ, TOPR=-40~85°C, 3215 메트릭 패키지 |
| SF32K32768D71T01 | TKD | F0=32.768 kHz, ΔF/F0=-20~20 ppm, CL=7 pF, ESR≤70 kΩ, TOPR=-40~85°C, 3215 메트릭 패키지 |
추가 참고 사항
TKD SX20Y048000B31T-8.8은 ESR이 다소 높아 정적 소비 전력이 약간 증가합니다. 또한 SiFli의 회로도 애플리케이션 노트는 기생 부하 커패시턴스를 줄이기 위해 48 MHz 크리스털 아래 두 번째 레이어의 GND 구리를 최소한 제거할 것을 권장합니다. 그러나 PCB 레이아웃 가이드는 인접 레이어에서 크리스털 아래의 플레인 보이드나 구리 절단을 금지합니다. 이 권장 사항들은 서로 충돌하므로 클럭 인터페이스 라우팅을 참조하십시오. 레이아웃을 릴리스하기 전에 의도한 레이어 처리 방식을 SiFli에 확인하십시오.
원본의 크리스털 ESR 예외
원본은 일반적인 48 MHz 요구 사항이 ESR ≤ 30 Ω임에도 TKD SX20Y048000B31T-8.8을 ESR ≤ 40 Ω으로 나열합니다. 이를 40 Ω 크리스털이면 무엇이든 사용해도 된다는 허용이 아니라 부품별 적격성 문제로 취급하십시오. 해당 부품의 현재 AVL 승인 여부를 확인하고, 릴리스 전에 시작, 주파수 캘리브레이션, 오실레이터 전류를 검증하십시오.
32.768 kHz 크리스털 권장 사항이 원본 안에서 다릅니다
원본의 32.768 kHz 파라미터 표는 CL = 7 pF, ESR = 38 kΩ을 권장하지만, 함께 제공되는 본문은 CL ≤ 9 pF, ESR ≤ 40 kΩ을 권장합니다. 두 설명이 모두 원본 자료에 남아 있으므로, 릴리스 전에 의도한 목표와 선택한 크리스털의 AVL 적격성을 SiFli에 확인하십시오.
지속적으로 관리되는 전체 적격성 데이터는 SiFli 승인 업체 목록을 참조하십시오.
흔한 실수 - 클럭
- CL, ESR, 허용 오차, 온도 범위를 확인하지 않고 주파수와 패키지만으로 크리스털을 선택함.
- 크리스털을 PA, 충전기, PMU, RF 매칭 회로 등 열/노이즈 소스 가까이에 배치함.
- 크리스털 금지 구역 아래에 구리나 고속 라우팅을 남겨 둠.
- 간격이나 그라운드 실드 없이 32 kHz 트레이스를 길고 나란하게 배선함.
클럭 체크리스트
- 48 MHz 및 32.768 kHz 크리스털이 AVL/데이터시트 요구 사항에 부합함.
- 크리스털 부하 커패시턴스와 ESR을 오실레이터 한계에 맞춰 확인함.
- 금지 구역, 트레이스 길이, 트레이스 폭, 간격, 그라운드 실드를 PCB 검토에서 확인함.
- 브링업 계획에 48 MHz, 32 kHz, Bluetooth 주파수 캘리브레이션 동작 측정이 포함됨.
RF 및 사용자 인터페이스로 이어집니다.
최종 업데이트: