Guía de diseño de hardware de SF32LB52x — Directrices de diseño de esquemáticos¶

5. Directrices de diseño de esquemáticos¶

Este capítulo sigue el flujo de diseño del esquemático a lo largo de tres páginas. Primero complete la revisión del sistema mínimo; después, revise en esta página la alimentación y la generación de reloj, en la siguiente la RF y las interfaces de usuario, y en la última el almacenamiento, el acceso para fabricación y las decisiones que dependen de la PCB. Para cada bloque, confirme el objetivo de diseño y las variantes aplicables antes de comprobar los requisitos del circuito, la asignación de pines, los errores frecuentes y los elementos de las listas de liberación.

5.1. Diseño del sistema mínimo¶

El diseño del sistema mínimo es el primer criterio de liberación del diseño que debe superar el esquemático de una placa SF32LB52x. Abarca las decisiones que deben ser correctas antes de añadir los periféricos del producto: variante y encapsulado exactos, árbol de alimentación, medio de arranque, resistencias de configuración, control de alimentación del almacenamiento, acceso de depuración/descarga, fuentes de reloj y comportamiento de activación. Una placa suele tolerar cambios tardíos en el cableado de la pantalla o los sensores; en cambio, normalmente no tolera una configuración incorrecta de los pines de arranque del almacenamiento, la falta de acceso de depuración, una alimentación inestable ni una hipótesis incompatible sobre los estados de alimentación.

Siga esta secuencia durante la primera revisión del esquemático:

1. Seleccione el dispositivo y el encapsulado exactos según las secciones 3.2 y 3.3.
2. Elija la ruta de alimentación adecuada: SF32LB520/3/5/7 para productos con batería recargable o 52B/D/E/G/J para productos alimentados por una fuente regulada externa.
3. Defina las decisiones de alimentación de la sección 5.2: VBUS/VBAT/VCC o PVDD/VDDIOA/VDD_SIP, BUCK, desacoplamiento de los LDO internos, líneas de alimentación de RF/audio y todos los interruptores de carga de bajo consumo.
4. Seleccione el medio de arranque e implemente las opciones de resistencias pull de configuración en PA13/PA17 según la tabla de arranque de la sección 5.6.1.
5. Confirme el pin de control del interruptor de alimentación del almacenamiento de arranque frente a la discrepancia entre fuentes antes del trazado de la PCB. Las notas de aplicación y la guía del esquemático indican PA21, pero la lista de comprobación oficial indica PA11 para la Flash externa en las variantes con batería.
6. Reserve PA18/PA19, tierra y una referencia de alimentación válida para el acceso DBG_UART/SWD antes de cerrar el diseño de la carcasa y del útil de producción.
7. Seleccione los cristales de 48 MHz y 32,768 kHz indicados en la sección 5.3.1 y tenga presentes sus restricciones de ubicación durante la revisión del esquemático.
8. Asigne los pines de activación, el comportamiento del botón de encendido, los eventos del cargador y los estados de apagado del almacenamiento/sensores antes de cerrar la política de bajo consumo del firmware.

Al superar este criterio de liberación, el esquemático debe permitir encender la placa, arrancar desde el medio seleccionado, disponer de una ruta de recuperación, calibrar el reloj y entrar en el estado de bajo consumo previsto sin depender de periféricos opcionales del producto.

5.2. Sistema de alimentación¶

El diseño del sistema de alimentación define las líneas, los interruptores de carga, la ruta del cargador, OVP, el uso de los LDO internos, el comportamiento de activación y los estados de bajo consumo que garantizan la fiabilidad del sistema mínimo. Complete esta sección antes de ubicar los componentes en la PCB, ya que las decisiones posteriores sobre pantalla, almacenamiento, RF, audio y sensores dependen de estas condiciones de alimentación.

5.2.1. Fuente de alimentación¶

Resumen

• Los dispositivos con batería utilizan la ruta SF32LB520/3/5/7, con decisiones de diseño para VBUS, VBAT, VCC, la carga y OVP.
• Los dispositivos con alimentación externa regulada usan la ruta 52B/D/E/G/J, con PVDD y VDDIOA regulados externamente. Configure VDD_SIP según el modelo exacto: puede usar una fuente externa o el LDO interno. No hay circuito de carga interno.
• Antes de ubicar componentes en la PCB, defina el inductor BUCK, el desacoplamiento de los LDO internos, las líneas de alimentación de RF/audio y los interruptores de carga en espera.

Objetivo de diseño

Diseñe un árbol de alimentación estable y con baja corriente de fuga que admita la variante seleccionada, evite sobrecargar las salidas de los LDO internos, mantenga limpias las líneas de alimentación de RF y audio y permita desconectar las cargas no utilizadas y el almacenamiento de arranque en los modos de bajo consumo.

5.2.1.1. Requisitos de alimentación del procesador¶

5.2.1.2. Selección del inductor BUCK¶

Ambos grupos de diseño utilizan la misma especificación de inductor.

5.2.1.3. Control de batería y carga¶

5.2.1.4. Reducción del consumo en espera¶

5.2.1.5. Lista de comprobación del diseño de alimentación¶

• Se ha seleccionado la variante de alimentación correspondiente al modelo exacto del chip: por batería o con alimentación externa regulada.
• El inductor BUCK cumple 4,7 µH ±20 %, DCR ≤0,4 Ω e Isat ≥450 mA.
• Todos los condensadores de desacoplamiento de los LDO internos están colocados según los requisitos.
• La alimentación de la pantalla LCD está aislada y no procede directamente del LDO interno.
• Las líneas de alimentación de audio y RF están filtradas correctamente.
• Variante con batería: se han verificado la ruta de carga y los rangos de tensión del dispositivo OVP. Variante con alimentación externa regulada: VDD_SIP/VDDIOA está configurado según el modelo del chip.

Errores frecuentes en la alimentación

• Alimentar la pantalla LCD directamente desde un LDO interno en vez de usar un LDO externo.
• Mezclar en el mismo esquemático los requisitos de alimentación con batería y con alimentación externa regulada.
• Mantener VDD_SIP alimentado durante Hibernate en variantes donde existe riesgo de fuga en el almacenamiento.
• Elegir un cargador o dispositivo OVP sin comprobar la corriente y el rango de tensión de VBUS en las condiciones más desfavorables.

Comprobaciones de puesta en marcha de la alimentación

• Mida VCC/PVDD, la salida BUCK, las líneas de alimentación de RF/audio y la alimentación del almacenamiento antes de que el firmware habilite los periféricos.
• En diseños con batería, compruebe la conexión del cargador, la precarga, la carga a corriente constante y el comportamiento de recarga.
• Mida la corriente en espera y en Hibernate con los interruptores de carga de la pantalla, los sensores, el almacenamiento y el motor apagados.

5.2.2. Modos de funcionamiento y fuentes de activación¶

Resumen

• Active y Sleep mantienen una respuesta rápida a las interrupciones; DeepSleep y Standby reducen la corriente a cambio de un mayor tiempo de activación.
• Hibernate es el estado de menor consumo, pero no conserva la SRAM y exige apagar algunas fuentes externas.
• La selección de GPIO capaces de activar el sistema afecta a los botones, la interrupción táctil, los eventos del cargador y la activación por sensores.

Objetivo de diseño

Seleccione las fuentes de activación y los estados predeterminados de los interruptores de alimentación externos para que el producto entre en el estado de bajo consumo previsto sin corrientes de fuga ni eventos de activación perdidos.

Toda la familia admite 15 fuentes de interrupción capaces de activar el sistema en los modos Standby y Hibernate:

Lista de comprobación de los modos de funcionamiento

• Los pines de activación necesarios se han asignado antes de fijar la configuración del multiplexor de pines.
• Los estados de las resistencias pull-up/pull-down de los pines de activación son compatibles con Standby y Hibernate.
• Durante Hibernate no hay corriente de fuga hacia el almacenamiento externo ni los sensores a través de los pines de E/S.
• Los equipos de firmware y hardware han acordado qué estado se usará durante el envío, el almacenaje y la espera normal.

5.3. Generación de reloj¶

5.3.1. Selección de cristales¶

Resumen

• Use un cristal principal de 48 MHz y un cristal RTC de 32,768 kHz.
• Priorice componentes de la AVL con CL y ESR bajos para reducir la corriente de arranque y en régimen estable.
• Mantenga cortas y protegidas las pistas de los cristales, alejadas de fuentes de calor y ruido de RF, cargador, PMU y DC/DC.

Objetivo de diseño

Proporcione fuentes de reloj estables y con bajo jitter, y minimice la corriente del oscilador, la deriva de frecuencia, las interferencias de RF y los riesgos durante la puesta en marcha.

El chip requiere dos fuentes de reloj externas: un cristal principal de 48 MHz y un cristal RTC de 32,768 kHz. Los requisitos son idénticos para ambas variantes.

Cristales recomendados:

Para consultar los datos de cualificación completos y actualizados continuamente, consulte la lista de proveedores aprobados de SiFli.

Errores frecuentes de diseño del reloj

• Elegir un cristal solo por la frecuencia y el encapsulado, sin comprobar CL, ESR, tolerancia y rango de temperatura.
• Colocar el cristal cerca del PA, el cargador, la PMU, la red de adaptación de RF u otras fuentes de calor o ruido.
• Dejar cobre o pistas de alta velocidad bajo la zona de exclusión del cristal.
• Trazar pistas largas de 32 kHz en paralelo sin separación ni blindaje de tierra.

Lista de comprobación del reloj

• Los cristales de 48 MHz y 32,768 kHz cumplen los requisitos de la AVL y de la hoja de datos.
• Se han verificado la capacitancia de carga y el ESR del cristal respecto a los límites del oscilador.
• En la revisión de PCB se comprueban la zona de exclusión, la longitud y anchura de las pistas, la separación y el blindaje de tierra.
• El plan de puesta en marcha incluye medir 48 MHz y 32 kHz y comprobar la calibración de frecuencia de Bluetooth.

Continúe con RF e interfaces de usuario.

Última actualización: 2026-10-19