SF32LB57x 硬件设计指南 — 最小系统与电源¶

5. 原理图设计指导¶

本章按常规板级启动调试顺序组织原理图设计内容。必须先完成最小系统设计，否则首版样机可能无法上电、无法从存储启动、无法下载固件或无法进入调试。最小系统确认后，再依次评审详细电源系统、时钟生成、RF 路径、显示、音频、摄像头、传感器和其他产品功能。

5.1. 最小系统设计¶

5.1.1. 最小系统设计顺序¶

启动调试阶段的故障，最常追溯到最小系统、供电系列、启动模式、存储上拉、晶体选型、BUCK 器件，或缺少下载访问接口。分配产品外设前，应先固定以下内容：

1. 将最小系统原理图与封装和供电系列匹配。
2. 设定 PA00 / PA01 的启动与调试行为，并预留恢复访问路径。
3. 选择启动介质，并按介质类型配置 PA13 / PA15 / PA17 上拉。
4. 定义电源树框架、充电/OVP 路径、BUCK 电感/电容和默认电源状态，并在第 5.2 节完成详细评审。
5. 选择 48 MHz 和 32.768 kHz 晶体，并在第 5.3 节确认校准方案。
6. 预留 DBG-UART、SWD、启动模式、电源、地和治具测试点。

5.1.2. 最小系统原理图¶

SF32LB57x 提供多种最小系统原理图变体。请使用同时匹配封装和供电系列的版本，不要混用电池供电系列与 3.3 V 供电系列。

5.1.3. 启动存储与 Strap 配置¶

启动介质必须在原理图冻结前确定。合封存储可能已经占用 MPI 通道，不同外部介质的上拉和电源控制要求也不同。

启动存储介质的供电应按介质类型和供电系列分别设计。电池供电系列中，外接 NOR Flash 使用 VDD33_VOUT1 供电；外接 SPI NAND Flash 应在 VDD33_VOUT1 后级增加负载开关；外接 SD NAND Flash 或 eMMC 使用外部 LDO。3.3 V 供电系列的外接启动介质统一使用外部 LDO。思澈科技（SiFli）推荐使用 PA21 作为外部启动介质电源开关的使能脚，高电平开启、低电平关闭；若电池供电型号未引出 PA21，来源指南允许改用默认上拉的 GPIO。启动阶段必须保证介质电源处于可用状态。若合封存储已经占用 MPI3，外部 MPI3 仅支持 SD NAND 或 eMMC，不应再挂载外部 SPI NOR/SPI NAND。

5.1.4. 调试与下载访问¶

产品 IO 分配前应预留调试和恢复访问。若默认 DBG-UART、启动配置或 SWD 路径不可访问，首版问题会很难恢复。

PA18/PA19 默认用于 DBG-UART，PA43/PA44 默认用于 SWD；SWD 也可切换到 PA18/PA19。芯片支持 DBG-UART、SWD、普通 UART 和 USB 四种下载方式：常规启动模式仅支持 DBG-UART 和 SWD，BOOT 模式可启用四种方式。BOOT 模式与 SWD 引脚切换由 PA00、BOOT 寄存器、PA01 及上位机 BOOT 开关共同决定；设计量产和恢复流程时，应按来源指南中的完整模式表核对，不能只依据单一管脚状态推断下载方式。

5.2. 电源系统¶

5.2.1. 电源树规划¶

应在原理图录入前先画出电源树，并标注每一路电源的来源、默认状态、最大负载、睡眠状态和控制 GPIO。

5.2.2. 电池供电系列¶

电池供电系列通常涉及 VBUS、VBAT、VCC、VSYS、BUCK_LX、BUCK_FB、内部 LDO 输出、音频电源和 RF 电源。

关键要求：

• VBUS 输入范围必须控制在芯片规格允许范围内，并配置 OVP 保护。
• VBAT 接电池，同时用于电池电压检测。
• VCC 为系统输入电源，应使用足够线宽并靠近芯片放置去耦电容。
• VSYS 仅用于指定内部负载、AVDD_BRF 和 GPIO 上拉回路；不得用作外部外设电源。
• VDD33_VOUT1、VDD33_VOUT2 等内部 LDO 输出只能用于规格明确允许的负载，不应作为通用外设电源。注意：来源指南的低功耗说明图文将外部传感器列为 VDD33_VOUT1 的负载，但同一指南的电源自查表规定该电源仅用于合封/外部 NOR/NAND Flash 和 AVDD33_AUD，并禁止驱动其他外设。该处存在来源冲突；在思澈科技（SiFli）澄清前，不要将传感器接到 VDD33_VOUT1。
• AVDD_BRF、AVDD33_AUD 应从推荐的电源轨取电，并就近滤波。

5.2.3. 3.3 V 供电系列¶

3.3 V 供电系列通常由外部 3.3 V 电源为 PVDD、AVDD33、AVDD_BRF、AVDD33_AUD、VDDIOA 等电源域供电。

关键要求：

• 重要的 3.3 V 电源域应采用星型分配。
• 模拟、RF、音频电源应与大电流或高速数字路径分开滤波。
• 使用 VBATS 检测电池电压时，应确认输入范围并配置合适滤波。
• 3.3 V 供电系列的所有外接启动存储介质统一由外部 LDO 供电；其使能脚推荐使用 PA21。
• 所有内部参考或 LDO 输出管脚只允许连接所需的外部电容，不应接外部电压。

5.2.4. 电源电容与用途速查¶

下表用于原理图初审，最终值仍以数据手册和参考设计为准。

5.2.5. BUCK 电感与反馈¶

BUCK 电感推荐参数：

PCB 要点：

• 电感、输出电容和反馈电容应靠近芯片放置。
• BUCK_LX 回路短而粗，避免在该区域铺铜或布置敏感走线。
• BUCK_FB 反馈线宽不宜过细，建议不小于 0.25 mm。
• 电感附近应保持完整参考地，避免噪声耦合到晶体、RF、音频和 GPADC 走线。
• 若整机包含 GPS、心率、ECG、模拟麦克风等敏感模组，可在 BUCK_LX 附近为 EMI 调试器件预留可选焊盘；最终器件值应在整机 EMC 验证期间确定。

5.2.6. 充电与 OVP¶

电池产品可选择外部充电管理芯片或片内充电管理模块。

OVP 选型要求：

• VBUS 输入不得超过允许范围。
• 可选 OVLO 可调 OVP，思澈科技（SiFli）列出的参考型号为 AW32905FCR。应用说明给出的设置范围是 5.2 V～5.5 V，自查表给出 5.15 V～5.55 V；在思澈科技（SiFli）澄清前，按两者交集 5.2 V～5.5 V 设计。计算时须纳入器件和分压电阻误差：V_IN_OVLO = ((R1 + R2) / R2) × V_OVLO_TH，V_OVLO_TH 误差不超过 3%，R1/R2 容差为 1%。
• 可选带稳压输出 OVP，思澈科技（SiFli）列出的参考型号为 SGM4064YDE8G 和 LP5305AQVF。应用说明规定为 4.5 V～5.4 V，自查表规定为 4.7 V～5.4 V；在思澈科技（SiFli）澄清前按较窄的 4.7 V～5.4 V 范围设计，负载能力不低于 0.5 A，过流阈值不低于 0.7 A。
• 充电器输入应先经过 TVS/OVP 保护，再进入芯片。

5.2.7. 低功耗电源策略¶

低功耗行为应在原理图阶段纳入设计。

建议：

• 显示、背光、传感器、马达、外部存储等外设使用负载开关或可关断 LDO。
• 选用 EN 高电平有效的电源管理芯片。若要求输出默认关闭，应在 EN 与地之间接入 1 MΩ～5.1 MΩ 下拉电阻；具体阻值按整机低功耗指标确定。
• MOS 管电源开关应采用来源指南推荐的 PMOS 加 NMOS 组合拓扑：控制端为高电平时开启电源，低电平时关闭电源；控制端固定通过 1 MΩ 电阻下拉至地。
• I2C 上拉电源应与对应外设使用同一电源轨，避免睡眠漏电。
• 常开器件优先选择低 Iq、低关断电流型号。
• 用 VSYS 或常供电 LDO 作为 GPIO 上拉电源时，应将该漏电流计入睡眠电流预算。

5.2.8. 电源与充电参考图¶

SF32LB57x 参考原理图和布局示例覆盖电源树、上电时序、充电路径、OVP 选型和低功耗负载开关策略。电池供电系列应按介质类型选择片内 LDO、后级负载开关或外部 LDO；3.3 V 供电系列的外接启动介质统一使用外部 LDO。充电参考图中的 VBUS 输入路径应按图配置 EOS/ESD 与 OVP 防护，并按参考电路连接电池温度检测 NTC。评审时应将电池供电示例与 3.3 V 供电示例分开查看，避免混用两类供电系列。

上电时序也必须满足参考图给出的 VDD 上升时间范围：1 < tVR < 500000 μs/V。对 3.3 V 供电系列，PVDD 与 VDDIO 的上升过程应符合图示要求；VDDIO 可以与 PVDD 同时上电。

电池供电参考图：

3.3 V 供电参考图：

充电与 OVP 参考图：

5.2.9. 封装与供电系列电气约束¶

SF32LB57x 的电源要求随封装和供电系列不同而变化。下表汇总必须逐项核查的差异；最终原理图仍应按所选封装的最小系统图和数据手册逐项复核。

5.2.10. 工作模式与唤醒源¶

工作模式与唤醒源属于电源系统评审范围，因为它们决定每种低功耗状态下哪些电源轨、上拉、外部负载和可唤醒 GPIO 仍然保持有效。

5.2.11. 工作模式¶

SF32LB57x 系列支持十路可在待机（Standby）和休眠（Hibernate）模式下唤醒器件的中断源，管脚映射见下表。

5.2.12. 唤醒设计建议¶

• 需要硬件唤醒的按键、触摸、传感器中断应连接到支持唤醒的 GPIO。
• 外部硬件唤醒中断建议优先在 PA33 到 PA42 范围内规划，并在原理图中标注唤醒用途。
• 应评审待机和休眠状态下的 IO 保持、高阻、上拉、下拉和外设供电状态。
• USB 接入唤醒需要将 VBUS 分压电路接到支持唤醒的 GPIO，并确保 IO 电压正确。
• 蓝牙唤醒、RTC 唤醒和外部中断唤醒应与软件低功耗策略一起评审。

5.2.13. 低功耗验证建议¶

EVT 阶段至少应测量以下状态：

每次测量均应记录固件版本、供电电压、电池模拟器设置、外设连接状态、蓝牙连接状态和环境温度。

5.2.14. 完整电源管脚参考表¶

以下各表用于逐管脚原理图复核，每张表按封装与供电系列的组合列出每个电源管脚的最小、典型、最大电压及最大电流。请选用与实际订购型号完全匹配的表格，不要混用不同封装或供电系列的行。

继续阅读时钟、RF 与用户接口。

最后更新: 2026-10-21