SF32LB57x 하드웨어 설계 가이드 — 회로도 체크리스트¶
SF32LB57x 하드웨어 설계 가이드의 일부
이 페이지는 SiFli 공식 설계 자체 점검표를 옮겨 놓은 항목별 회로도 체크리스트인 5.8절을 다룹니다. 세 개의 회로 설계 가이드라인 페이지 중 첫 번째인 최소 시스템 및 전원으로 돌아갑니다.
5.8. 회로도 체크리스트¶
각 표는 회로도의 기능 블록 하나를 다룹니다. 적용 대상 열은 배터리 전원 변형(variant) 또는 3.3 V 전원 변형에만 해당하는 점검 항목을 구분하며, "모든 변형"으로 표시된 항목은 제품군 전체에 적용됩니다.
5.8.1. 패키지¶
표 5.8.1-1: 패키지 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 확인 여부(예/아니오) |
|---|---|---|---|
| 1 | 회로도 심볼 라이브러리가 올바릅니다 | 모든 변형 |
5.8.2. 전원 공급¶
표 5.8.2-1: 전원 공급 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 확인 여부(예/아니오) |
|---|---|---|---|
| 1 | VBUS 입력 전원 전압을 4.6~5.5 V로 엄격하게 제어합니다 |
배터리 전원 변형 | |
| 2 | VBAT 충전은 정격 4.2~4.45 V 배터리를 지원하며, 프리차지 전류는 40 mA, 최대 충전 전류는 1C(400 mA)입니다 |
배터리 전원 변형 | |
| 3 | VCC 정격 동작 범위는 3.45~4.7 V이며, 3.45 V는 하드웨어 전원 켜짐 임계값, 2.7 V는 하드웨어 종료 임계값입니다 |
배터리 전원 변형 | |
| 4 | VSYS는 내부 전용 전원입니다. AVDD_BRF와 GPIO 풀업 루프에만 전원을 공급할 수 있으며, 다른 외부 주변 장치를 구동하는 데 사용하면 안 됩니다 |
배터리 전원 변형 | |
| 5 | VDD33_VOUT1 부하는 패키지 내장 플래시, 외부 NOR/NAND 플래시, AVDD33_AUD로 제한되며, 다른 주변 장치를 구동하면 안 됩니다. 소프트 스타트 부하 전류는 30 mA를 넘으면 안 되며, 완전히 활성화된 후의 부하 능력은 150 mA입니다. |
배터리 전원 변형 | |
| 6 | VDD33_VOUT2 소프트 스타트 전류 제한은 30 mA이며, 전압이 3.3 V로 안정되면 부하 능력은 150 mA입니다. 소프트 스타트 제한은 소프트웨어로 해제할 수 있으므로, 연결된 주변 장치의 돌입 전류를 이 레일의 권장 사양과 대조하여 확인하십시오 |
배터리 전원 변형 | |
| 7 | AVDD_BRF는 VSYS 도메인에서 공급합니다 |
배터리 전원 변형 | |
| 8 | AVDD33_AUD는 VDD33_VOUT1 도메인에서 공급합니다 |
배터리 전원 변형 | |
| 9 | PVDD 정격 공급 범위는 2.93~3.63 V이며, 일반적인 기본 동작 전압은 3.3 V입니다 |
3.3 V 전원 변형 | |
| 10 | VBATS 배터리 전압 감지 범위는 0~4.5 V이며, 이 범위를 넘으면 안 됩니다 |
3.3 V 전원 변형 | |
| 11 | AVDD_BRF는 외부 3.3 V 전원에서 공급합니다 |
3.3 V 전원 변형 | |
| 12 | AVDD33_AUD는 외부 3.3 V 전원에서 공급합니다 |
3.3 V 전원 변형 | |
| 13 | AVDD33_ANA는 외부 3.3 V 전원에서 공급합니다 |
3.3 V 전원 변형 | |
| 14 | VDDIOA 입력 전원 전압 범위는 정확한 주문 가능 파트 넘버에 따라 다르므로 데이터시트의 파트 넘버 설명을 확인하십시오 |
3.3 V 전원 변형 | |
| 15 | 배터리 전압 감지: 칩은 이미 내부 GPADC 채널을 VBAT/VBATS로 라우팅해 두었으므로, 이를 다른 GPADC 채널로 추가 라우팅하지 마십시오 |
모든 변형 | |
| 16 | BUCK_LX/BUCK_FB 배선은 칩 하드웨어 설계 사양을 엄격히 따릅니다 |
모든 변형 | |
| 17 | VDD18_VOUT은 칩에 패키징된 PSRAM에 전원을 공급하는 용도로만 사용하며, 외부 1.8 V 주변 장치에는 사용하지 마십시오 |
모든 변형 | |
| 18 | GPADC_VREF에는 외부 커패시터만 연결할 수 있으며, 외부 전압을 인가하면 안 됩니다 |
모든 변형 | |
| 19 | AUD_VREF에는 외부 커패시터만 연결할 수 있으며, 외부 전압을 인가하면 안 됩니다 |
모든 변형 |
원본 자료의 불일치
원본 자체 점검표는 PVDD 하한을 2.93 V, VBATS 상한을 4.5 V로 제시하지만, 패키지 전원 표는 각각 2.97 V와 4.7 V를 제시합니다. 이 페이지는 자체 점검표의 값을 유지합니다. 정확한 주문 가능 파트에 대해 두 불일치를 SiFli에 확인하고, 설계 승인에는 더 넓은 범위를 사용하지 마십시오.
참조 회로도는 또한 VCC를 3.2~4.7 V로, VDD33_VOUT1을 플래시와 센서에 전원을 공급하는 것으로 표기하는데, 이는 위의 3.45 V 하한 및 다른 주변 장치에 대한 제한과 다릅니다. 표의 제한 사항을 유지하고, 회로도 표기를 근거로 전압 범위나 허용 부하를 넓히지 마십시오.
그 밖에 가이드 본문은 VBUS 입력 범위를 4.5~5.5 V, 내장 LDO OVP 출력 범위를 4.5~5.4 V로 제시하지만, 자체 점검표는 각각 4.6~5.5 V와 4.7~5.4 V를 제시합니다. 이 페이지는 자체 점검표의 값을 유지합니다. 설계를 승인하기 전에 해당 디바이스에 적용되는 한계를 확인하고 SiFli에도 문의하십시오.
원본 자체 점검표의 25번 행은 제목이 VDD33_VOUT2 커패시터로 되어 있으나, 상세 점검 문구에는 VDD33_VOUT1이 잘못 기재되어 있습니다(24번 행에서도 다룹니다). 이 페이지는 25번 행의 제목을 따릅니다. 의도한 레일을 SiFli에 확인하십시오.
5.8.3. 전원 커패시터와 인덕터¶
표 5.8.3-1: 전원 커패시터와 인덕터 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 확인 여부(예/아니오) |
|---|---|---|---|
| 1 | VBUS 커패시터는 ≥10 uF/10 V이며, 핀 가까이에 배치합니다 |
배터리 전원 변형 | |
| 2 | VBAT 커패시터는 ≥4.7 uF/10 V이며, 핀 가까이에 배치합니다 |
배터리 전원 변형 | |
| 3 | VCC 커패시터는 ≥10 uF/10 V이며, 핀 가까이에 배치합니다 |
배터리 전원 변형 | |
| 4 | VSYS 커패시터는 2.2 uF/6.3 V이며, 이 도메인의 총 커패시턴스는 ≤9.6 uF로 하고 핀 가까이에 배치합니다 |
배터리 전원 변형 | |
| 5 | VDD33_VOUT1 커패시터는 2.2 uF/6.3 V이며, 이 도메인의 총 커패시턴스는 ≤9.6 uF로 하고 핀 가까이에 배치합니다 |
배터리 전원 변형 | |
| 6 | VDD33_VOUT2 커패시터는 2.2 uF/6.3 V이며, 이 도메인의 총 커패시턴스는 ≤9.6 uF로 하고 핀 가까이에 배치합니다 |
배터리 전원 변형 | |
| 7 | PVDD 커패시터는 ≥10 uF/6.3 V이며, 핀 가까이에 배치합니다 |
3.3 V 전원 변형 | |
| 8 | VBATS 커패시터는 0.1 uF/10 V 디커플링이며, 핀 가까이에 배치합니다 |
3.3 V 전원 변형 | |
| 9 | VDDIOA 커패시터는 4.7 uF/6.3 V이며, 핀 가까이에 배치합니다 |
3.3 V 전원 변형 | |
| 10 | AVDD33_ANA 커패시터는 1 uF/6.3 V이며, 핀 가까이에 배치합니다 |
3.3 V 전원 변형 | |
| 11 | BUCK_FB 커패시터는 4.7 uF이며, 인덕터와 칩 핀 사이에 배치합니다 |
모든 변형 | |
| 12 | VDD_VOUT1 커패시터는 4.7 uF/6.3 V이며, 핀 가까이에 배치합니다 |
모든 변형 | |
| 13 | VDD_VOUT2 커패시터는 4.7 uF/6.3 V이며, 핀 가까이에 배치합니다 |
모든 변형 | |
| 14 | VDD_RET 커패시터는 0.47 uF/6.3 V이며, 핀 가까이에 배치합니다 |
모든 변형 | |
| 15 | VDD_RTC 커패시터는 1 uF/6.3 V이며, 핀 가까이에 배치합니다 |
모든 변형 | |
| 16 | MIC_BIAS 커패시터는 1 uF/6.3 V이며, 핀 가까이에 배치합니다 |
모든 변형 | |
| 17 | AVDD_BRF 커패시터는 4.7 uF/6.3 V이며, 핀 가까이에 배치합니다 |
모든 변형 | |
| 18 | AVDD33_AUD 커패시터는 2.2 uF/6.3 V이며, 핀 가까이에 배치합니다 |
모든 변형 | |
| 19 | AUD_VREF 커패시터는 1 uF/6.3 V이며, 핀 가까이에 배치합니다 |
모든 변형 | |
| 20 | GPADC_VREF 커패시터는 4.7 uF/6.3 V이며, 핀 가까이에 배치합니다 |
모든 변형 | |
| 21 | SF32 승인 업체 목록에 등재된 BUCK 인덕터를 우선 사용합니다. 다른 부품을 사용하는 경우 L = 4.7 uH, DCR ≤0.4 Ω, Isat ≥450 mA를 충족해야 합니다 | 모든 변형 | |
| 22 | GPS 또는 간섭에 민감한 다른 주변 장치가 있는 제품은 BUCK_LX에 100 pF 미만의 그라운드로 연결되는 션트 커패시터 풋프린트를 확보해 두고, 최종 값은 완제품 EMC 시험으로 정합니다 |
모든 변형 |
5.8.4. 충전 및 OVP¶
표 5.8.4-1: 충전 및 OVP 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 확인 여부(예/아니오) |
|---|---|---|---|
| 1 | 충전 입력 인터페이스에 OVP 과전압 보호 회로가 있습니다 | 배터리 전원 변형 | |
| 2 | 충전기를 꽂는 즉시 화면을 켜야 하는 제품은 내부 충전기를 사용하지 않고, 대신 전원 경로 관리 기능이 있는 외부 충전기 IC를 사용합니다 | 배터리 전원 변형 | |
| 3 | 내부 충전기는 배터리가 3.6 V까지 충전된 후 소프트웨어로 디스플레이를 켜도 무방한 경우에만 사용합니다 | 배터리 전원 변형 | |
| 4 | LDO 출력이 통합된 OVP 소자(예: LP5305AQVF)를 권장합니다. LDO 출력은 4.7~5.4 V, 부하 능력은 ≥0.5 A, 과전류 보호 동작 전류는 ≥0.7 A입니다 |
배터리 전원 변형 | |
| 5 | 조정 가능한 OVLO가 있는 OVP 소자를 사용하는 경우 분압 저항의 허용 오차는 1%, OVLO 임계값 오차는 3% 미만으로 하고 조정 범위는 5.15~5.55 V로 설정합니다 | 배터리 전원 변형 | |
| 6 | 내부 충전기를 사용하지 않으면 VBUS를 플로팅 상태로 두고 외부 커패시터를 생략할 수 있으며, 이때 VBAT는 외부로 전원을 출력할 수 없습니다 |
배터리 전원 변형 |
5.8.5. 소비 전력¶
표 5.8.5-1: 소비 전력 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 확인 여부(예/아니오) |
|---|---|---|---|
| 1 | LDO/DCDC 전원 IC는 액티브 하이 EN 핀을 사용합니다. 출력이 기본적으로 꺼져 있어야 하는 경우 EN은 완제품의 저전력 요구에 맞춘 1~5.1 MΩ 저항으로 풀다운합니다 | 모든 변형 | |
| 2 | MOSFET 전원 스위치는 PMOS+NMOS 토폴로지를 사용하며, 제어 핀은 액티브 하이(켜짐)/액티브 로우(꺼짐)이고 제어 핀에 1 MΩ 풀다운을 그라운드에 고정으로 연결합니다 | 모든 변형 | |
| 3 | 외부 부팅 매체 전원 스위치는 PA21로만 제어합니다 |
모든 변형 | |
| 4 | VSYS를 GPIO 풀업 레일로 사용하는 경우 상시 정적 전류를 충분히 평가하여 완제품 저전력 목표를 충족하는지 확인합니다 |
배터리 전원 변형 | |
| 5 | LDO2 또는 LDO3을 GPIO 풀업 레일로 사용하는 경우 전원 차단 시나리오를 평가하여 누설이나 비정상적인 IO 레벨이 없는지 확인합니다 | 배터리 전원 변형 | |
| 6 | I2C 풀업 전원은 슬립 중 누설을 방지하기 위해 해당 주변 장치의 IO 도메인 전원과 함께 켜지고 꺼집니다 | 모든 변형 | |
| 7 | Deep Sleep 모드에서 완제품 정적 전류 상한을 프로젝트 사양과 대조하여 확인합니다 | 모든 변형 | |
| 8 | Deep Sleep 모드에서 모든 주변 장치의 정적 전류 합계를 기록하고 프로젝트 전력 목표를 충족합니다 | 모든 변형 | |
| 9 | Standby 모드에서 완제품 정적 전류 상한을 프로젝트 사양과 대조하여 확인합니다 | 모든 변형 | |
| 10 | Standby 모드에서 모든 주변 장치의 정적 전류 합계를 기록하고 프로젝트 전력 목표를 충족합니다 | 모든 변형 |
5.8.6. 클럭¶
표 5.8.6-1: 클럭 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 확인 여부(예/아니오) |
|---|---|---|---|
| 1 | 48 MHz 메인 크리스털은 SF32 승인 업체 목록(AVL)에 등재된 파트 넘버입니다 | 모든 변형 | |
| 2 | 48 MHz 크리스털이 AVL에 등재되어 있지 않은 경우 7 pF ≤ CL ≤ 12 pF(8.8 pF 권장), 주파수 허용 오차 ≤±10 ppm, ESR ≤30 Ω(22 Ω 권장)을 충족합니다 | 모든 변형 | |
| 3 | 32.768 kHz RTC 크리스털은 AVL에 등재된 파트 넘버입니다 | 모든 변형 | |
| 4 | 32.768 kHz 크리스털이 AVL에 등재되어 있지 않은 경우 CL = 7 pF 또는 11.5 pF(7 pF 권장), 주파수 허용 오차 ≤±20 ppm, ESR ≤80 kΩ(38 kΩ 권장)을 충족합니다 | 모든 변형 |
5.8.7. 스토리지 및 부팅¶
표 5.8.7-1: 스토리지 및 부팅 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 확인 여부(예/아니오) |
|---|---|---|---|
| 1 | MPI3의 외부 SPI NOR 플래시: PA13(MPI D1)과 PA17(MPI D3)에는 풀업이 필요하지 않습니다 |
모든 변형 | |
| 2 | MPI3의 외부 SPI NAND 플래시: PA13(MPI D1)에는 풀업이 필요하지 않고, PA17(MPI D3)에는 7.5 kΩ 풀업이 필요합니다 |
모든 변형 | |
| 3 | MPI3의 외부 SD NAND 플래시: PA13(SD D3)과 PA15(SD CMD)에는 7.5 kΩ 풀업이 필요하고, PA17(SD D1)에는 풀업이 필요하지 않습니다 |
모든 변형 | |
| 4 | MPI3의 외부 eMMC: PA13(SD D3), PA17(SD D1), PA15(SD CMD) 모두 7.5 kΩ 풀업이 필요합니다 |
모든 변형 | |
| 5 | 패키지 내장 스토리지가 이미 MPI3를 사용하는 경우 외부 MPI3는 SD NAND/eMMC로만 사용하며, 외부 SPI NOR/SPI NAND를 연결하면 안 됩니다 | 모든 변형 | |
| 6 | MPI3 외부 스토리지 전원 제어: SPI NOR 플래시는 상시 전원을 공급해도 되며, SPI NAND/SD NAND/eMMC는 전원 스위치 제어가 필요합니다. 외부 매체로 부팅하는 경우 스토리지 전원은 기본적으로 켜져 있습니다 | 모든 변형 | |
| 7 | 선택한 외부 스토리지 파트 넘버가 프로젝트의 AVL에 등재되어 있습니다 | 모든 변형 | |
| 8 | 스토리지 파트의 동작 전압 범위가 메인 칩의 IO 전원 레벨과 일치합니다 | 모든 변형 |
5.8.8. RF¶
표 5.8.8-1: RF 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 확인 여부(예/아니오) |
|---|---|---|---|
| 1 | ANT 신호 트레이스에 싱글 엔디드 50 Ω 특성 임피던스 설계 제약을 명시합니다 | 모든 변형 | |
| 2 | 신호 체인에 π 매칭 회로를 확보해 두며, 션트 위치에는 NC 커패시터를, 직렬 위치에는 15 pF 커패시터를 배치합니다(최종 값은 하드웨어에서 튜닝) | 모든 변형 |
5.8.9. 디스플레이¶
표 5.8.9-1: 디스플레이 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 확인 여부(예/아니오) |
|---|---|---|---|
| 1 | QSPI 인터페이스 디스플레이는 PA00~PA08 그룹의 전용 Function-1 핀을 우선 사용합니다 |
모든 변형 | |
| 2 | RGB 인터페이스 디스플레이는 일반적인 신호 속도에서는 아무 GPIO나 사용할 수 있으며, 30 MHz를 넘으면 핀이 PA22~PA50과 PA52PA54(B1B6만 해당)로 제한됩니다 |
모든 변형 | |
| 3 | MCU 8080 인터페이스 디스플레이는 RGB와 동일한 핀 배정 규칙을 따르며, 고속 시나리오에서는 PA22~PA50과 PA52~PA54로 제한됩니다 |
모든 변형 | |
| 4 | EPD 전자 종이 디스플레이는 RGB와 동일한 핀 배정 규칙을 따르며, 고속 시나리오에서는 PA22~PA50과 PA52~PA54로 제한됩니다 |
모든 변형 | |
| 5 | 디스플레이와 백라이트는 소비 전력이 크므로 전원 스위치 제어 회로를 포함합니다. Always-on 디스플레이 설계를 제외하고, 디스플레이와 백라이트 전원은 전원 투입 시 기본적으로 꺼져 있습니다 | 모든 변형 | |
| 6 | 디스플레이와 터치 디바이스의 동작 전압 범위가 메인 칩의 IO 도메인 전원 레벨과 일치합니다 | 모든 변형 |
5.8.10. 오디오¶
표 5.8.10-1: 오디오 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 확인 여부(예/아니오) |
|---|---|---|---|
| 1 | MEMS 마이크의 신호, 바이어스 및 기타 핀 배선이 하드웨어 설계 사양을 준수합니다 | 모든 변형 | |
| 2 | MEMS 마이크는 칩의 MIC_BIAS를 바이어스 전원으로 사용합니다 |
모든 변형 | |
| 3 | 싱글 엔디드 아날로그 ECM 마이크의 신호, 바이어스 및 기타 핀 배선이 하드웨어 설계 사양을 준수합니다 | 모든 변형 | |
| 4 | 싱글 엔디드 아날로그 ECM 마이크는 칩의 MIC_BIAS를 바이어스 전원으로 사용합니다 |
모든 변형 | |
| 5 | 모든 오디오 ADC 입력 채널에 2.2 uF 이상의 직렬 DC 차단 커패시터가 있습니다 | 모든 변형 | |
| 6 | DACP/DACN에는 각각 칩 가까이에 1 kΩ 직렬 저항을 두고, 두 신호 사이에 1.5 nF 커패시터를 병렬로 연결합니다 |
모든 변형 | |
| 7 | ADC1P와 공유되는 핀 PA55는 ADC1P를 활성화할 때 기능 충돌이나 신호 문제를 피하기 위해 하이 임피던스 입력으로 설정합니다 |
모든 변형 | |
| 8 | ADC2P와 공유되는 핀 PA10은 ADC2P를 활성화할 때 기능 충돌이나 신호 문제를 피하기 위해 하이 임피던스 입력으로 설정합니다 |
모든 변형 | |
| 9 | MICBIAS와 공유되는 핀 PA56은 MICBIAS를 활성화할 때 핀 기능 충돌로 인한 누설이나 회로 오류를 방지하기 위해 하이 임피던스 입력으로 설정합니다 |
모든 변형 |
5.8.11. 카메라¶
표 5.8.11-1: 카메라 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 확인 여부(예/아니오) |
|---|---|---|---|
| 1 | 카메라의 신호, 전원 및 기타 핀 배선이 하드웨어 설계 사양을 준수합니다 | 모든 변형 | |
| 2 | 각 카메라 모델의 코어 전원이 해당 데이터시트의 요구 사항을 충족합니다 | 모든 변형 |
5.8.12. 버튼¶
표 5.8.12-1: 버튼 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 확인 여부(예/아니오) |
|---|---|---|---|
| 1 | 제품 계획을 기준으로 버튼의 하드웨어 웨이크업 필요 여부를 확인하고, 필요한 회로와 소프트웨어 설정을 완료합니다 | 모든 변형 | |
| 2 | 일반 버튼 풀업 회로에는 적절히 선정한 저항값을 사용하고, 풀업 전압은 해당 IO 전원 도메인에 맞춥니다 | 모든 변형 | |
| 3 | 전원/리셋 키는 PA34를 액티브 하이로 설정하여 사용하며, 10초 길게 누르면 하드웨어 리셋을 지원합니다. 10 kΩ 풀다운 저항은 메인 보드에 배치합니다 |
모든 변형 | |
| 4 | 모든 버튼 입력 신호에는 버튼 가까이에 적합한 ESD 보호 소자가 있습니다 | 모든 변형 |
5.8.13. UART¶
표 5.8.13-1: UART 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 확인 여부(예/아니오) |
|---|---|---|---|
| 1 | UART 배선은 교차 연결 규칙을 따릅니다. MCU RXD는 주변 장치 TXD에, MCU TXD는 주변 장치 RXD에 연결합니다 | 모든 변형 | |
| 2 | MCU 리셋 중에는 PA35/PA36(UART 멀티플렉싱)에 연결된 외부 주변 장치의 전원을 차단하거나 소프트웨어로 PA35/PA36을 로우로 당겨, 비정상적인 레벨이 주변 장치의 의도하지 않은 동작을 유발하지 않도록 합니다 |
모든 변형 | |
| 3 | 연결된 UART 디바이스의 IO 동작 전압 범위가 메인 칩의 해당 IO 도메인과 일치합니다 | 모든 변형 |
5.8.14. I2C¶
표 5.8.14-1: I2C 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 확인 여부(예/아니오) |
|---|---|---|---|
| 1 | SDA와 SCL에 풀업 저항이 있습니다(400 kHz에서는 2.2 kΩ 권장). 풀업 전압 도메인은 주변 장치 쪽에서 공급하여 주변 장치와 함께 전원이 차단됩니다 | 모든 변형 | |
| 2 | I2C 주변 장치의 인터럽트 핀을 하드웨어 웨이크업에 사용할지 확인하고, 필요한 경우 적절히 설정합니다 | 모든 변형 | |
| 3 | 가속도, 심박, 지자기 등의 I2C 센서는 모든 레지스터를 한 번의 연속 버스트 읽기로 읽는 것을 지원합니다 | 모든 변형 | |
| 4 | I2C 버스를 공유하는 모든 디바이스는 충돌 없이 고유한 슬레이브 주소를 가집니다 | 모든 변형 |
5.8.15. SPI¶
표 5.8.15-1: SPI 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 확인 여부(예/아니오) |
|---|---|---|---|
| 1 | SPI 배선은 교차 연결 규칙을 따릅니다. 호스트 SDO는 주변 장치 SDI에, 호스트 SDI는 주변 장치 SDO에 연결하고, CLK와 CS는 직접 연결합니다 | 모든 변형 | |
| 2 | 호스트에 설정한 클럭 주파수, 위상, 극성이 주변 장치의 사양과 완전히 일치합니다 | 모든 변형 | |
| 3 | 주변 장치의 IO 동작 전압 범위가 메인 칩의 해당 IO 도메인과 일치합니다 | 모든 변형 |
5.8.16. GPADC¶
표 5.8.16-1: GPADC 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 확인 여부(예/아니오) |
|---|---|---|---|
| 1 | GPADC 입력 신호는 GPADC를 지원하는 11개 핀 PA28~PA38에만 배정합니다 |
모든 변형 | |
| 2 | 모든 GPADC 채널에 입력되는 아날로그 전압이 정격 범위 0~3.3 V 안에 있습니다 | 모든 변형 | |
| 3 | 분압 방식 샘플링 채널에는 1% 저항을 사용하며, 모든 GPADC 입력에는 칩 핀 가까이에 100 nF 필터 커패시터를 배치합니다 | 모든 변형 |
5.8.17. USB¶
표 5.8.17-1: USB 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 확인 여부(예/아니오) |
|---|---|---|---|
| 1 | USB 차동 신호, 전원, 그라운드 핀 배선이 USB 하드웨어 설계 사양을 따르며, 어긋나거나 단락된 곳이 없습니다 | 모든 변형 | |
| 2 | USB 데이터 라인, VBUS 등 주요 핀에 완제품 ESD 사양을 충족하는 ESD 보호 소자가 있습니다 |
모든 변형 | |
| 3 | MCU가 슬립 상태가 아닌 동안에는 USB를 활성화해 두어, USB 프로토콜로 연결과 분리가 정상적으로 인식되도록 합니다 | 모든 변형 | |
| 4 | MCU가 슬립 중일 때 USB 연결을 인식해야 하는 경우 VBUS 분압 회로로 IO 호환 레벨을 하드웨어 웨이크업이 가능한 핀에 입력하며, 충전기 연결 감지와 공유하는 것이 좋습니다 |
모든 변형 | |
| 5 | USB_DP와 공유되는 핀 PA35는 USB_DP를 활성화할 때 하이 임피던스 입력으로 설정합니다 |
모든 변형 | |
| 6 | USB_DM과 공유되는 핀 PA36은 USB_DM을 활성화할 때 하이 임피던스 입력으로 설정합니다 |
모든 변형 |
5.8.18. 외부 하드웨어 웨이크업¶
표 5.8.18-1: 외부 하드웨어 웨이크업 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 확인 여부(예/아니오) |
|---|---|---|---|
| 1 | 외부 하드웨어 웨이크업 인터럽트는 PA33~PA42 범위의 GPIO 10개만 사용합니다 |
모든 변형 |
5.8.19. 디버그 및 플래싱¶
표 5.8.19-1: 디버그 및 플래싱 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 확인 여부(예/아니오) |
|---|---|---|---|
| 1 | PA18(RXD)과 PA19(TXD)는 기본 DBG-UART 플래싱/디버그 인터페이스이며, TXD와 RXD를 올바르게 사용하는지 확인합니다 |
모든 변형 | |
| 2 | 기본 SWD 디버그/플래싱 핀인 PA43/PA44에 프로그래밍과 디버그용으로 납땜할 수 있는 테스트 포인트를 확보해 둡니다 |
모든 변형 | |
| 3 | 부팅 모드 선택 핀인 PA00에 풀업 저항과 그에 맞는 테스트 포인트를 확보해 둡니다 |
모든 변형 | |
| 4 | SWD 핀 위치 전환 핀인 PA01에 제품 설계에 따라 필요하면 풀업 저항과 테스트 포인트를 확보해 둡니다 |
모든 변형 |
5.8.20. EOS 및 ESD¶
표 5.8.20-1: EOS 및 ESD 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 확인 여부(예/아니오) |
|---|---|---|---|
| 1 | 충전 인터페이스에 EOS 서지, ESD, OVP 보호 소자가 모두 갖추어져 있습니다 | 모든 변형 | |
| 2 | 배터리 인터페이스의 전원 핀과 신호 핀에 ESD 보호 소자가 있습니다 | 모든 변형 | |
| 3 | RF 안테나 신호 핀에 전용 ESD 보호 소자가 있습니다 | 모든 변형 | |
| 4 | LCD와 터치 패널 전원 핀에 ESD 보호 소자가 있습니다 | 모든 변형 | |
| 5 | 터치 패널의 I2C 버스, RST, INT 신호 라인에 모두 ESD 보호 소자가 있습니다 |
모든 변형 | |
| 6 | 심박 모듈의 전원 핀과 모든 신호 전송 핀에 ESD 보호 소자가 있습니다 | 모든 변형 |
5.8.21. 생산 라인¶
표 5.8.21-1: 생산 라인 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 확인 여부(예/아니오) |
|---|---|---|---|
| 1 | 프로그램 플래싱/디버그 테스트 포인트로 VBAT 또는 3.3 V, GND, PA18(DBG_UART_RXD), PA19(DBG_UART_TXD), VSYS(3.3 V 전원 변형에는 해당 없음), PA34를 확보해 둡니다 |
배터리 전원 변형 | |
| 2 | 확보해 둔 모든 테스트 포인트는 수동 프로브 시험과 수작업 납땜이 가능하도록 배치되어 있으며, 가려지거나 배선이 밀집되어 있지 않습니다 | 모든 변형 | |
| 3 | 지그 전용 테스트 포인트(VBAT 또는 3.3 V, GND, PA18, PA19, 해당하는 경우 VDD33_VOUT1, PA00, PA01, PA34)의 패드 크기, 간격, 방향이 생산 지그의 프로브 사양과 일치합니다 |
모든 변형 |
최종 업데이트: