SF32LB56x 하드웨어 설계 가이드 — 회로도 체크리스트¶
SF32LB56x 하드웨어 설계 가이드의 일부
이 페이지는 항목별 회로도 체크리스트인 5.8절을 다룹니다. 회로 설계 가이드라인으로 돌아가십시오.
5.8. 회로도 체크리스트¶
아래 각 표는 회로도의 기능 블록 하나를 다룹니다. 적용 대상 열이 있는 경우, 해당 열에 나열된 변형(variant)에만 그 행을 적용합니다.
5.8.1. 패키지¶
표 5.8.1-1: 패키지 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | 선택한 파트 넘버의 패키지가 핀 이름과 핀 번호를 포함하여 올바릅니다 | 모든 칩 | 필수 |
5.8.2. 전원 공급¶
표 5.8.2-1: 전원 공급 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | PVDD 공급 전압은 1.8 V-3.3 V이며, SF32LB56xU/SF32LB56xV에는 1.8 V, SS6700A에는 3.3 V를 권장합니다 | 모든 칩 | 필수 |
| 2 | BUCK_LX와 BUCK_FB 연결이 올바릅니다 | 모든 칩 | 필수 |
| 3 | LDO_VOUT1 출력에 테스트 포인트 또는 전압 측정에 편리한 필터 커패시터가 있습니다 | 모든 칩 | 필수 |
| 4 | LDO_VOUT2 출력에 테스트 포인트 또는 전압 측정에 편리한 필터 커패시터가 있습니다 | 모든 칩 | 필수 |
| 5 | VDD_RET 출력에 테스트 포인트 또는 전압 측정에 편리한 필터 커패시터가 있습니다 | 모든 칩 | 필수 |
| 6 | VDD_RTC 출력에 테스트 포인트 또는 전압 측정에 편리한 필터 커패시터가 있습니다 | 모든 칩 | 필수 |
| 7 | VDDIO1 공급 전압은 1.8 V-3.3 V이며, SF32LB56xU는 1.8 V, SS6700A는 3.3 V를 사용합니다. VDDIO1은 PBR0 제어에 따라 외부 플래시와 함께 스위칭할 수 있습니다. VDDIO1을 PBR0으로 제어하지 않는 경우, 프로그램 플래싱 중에 전원이 공급되도록 해야 합니다. GPIO로 제어하는 경우 PB22를 권장하며, 플래싱 도구가 이 레일을 활성화해야 합니다 | SF32LB560/561/563/56W 및 SS6700A | 필수 |
| 8 | VDDIO1을 SF30147로 공급하는 경우 LVSW1을 권장하며, 플래싱 도구가 이 레일을 활성화해야 합니다 | SF32LB560/561/563/56W 및 SS6700A | 필수 |
| 9 | VDDIO2 공급 전압은 1.8 V-3.3 V이며, 첫 보드 리비전에 0 Ω 직렬 저항을 예비로 둡니다(SF32LB56xU는 1.8 V, SS6700A는 3.3 V 사용을 권장) | SF32LB560/561/563/56W 및 SS6700A | 필수 |
| 10 | VDDIO3 공급 전압은 1.8 V-3.3 V이며, 첫 보드 리비전에 0 Ω 직렬 저항을 예비로 둡니다(SF32LB56xU는 1.8 V, SS6700A는 3.3 V 사용을 권장) | SF32LB560/561/563/56W 및 SS6700A | 필수 |
| 11 | VDDIO4 공급 전압은 1.8 V-3.3 V이며, 첫 보드 리비전에 0 Ω 직렬 저항을 예비로 둡니다(SF32LB56xU는 1.8 V 사용을 권장, SS6700A에는 이 전원 레일이 없음) | SF32LB560/561/563/56W | 필수 |
| 12 | VDDIOA 공급 전압은 1.8 V-3.3 V이며, 첫 보드 리비전에 0 Ω 직렬 저항을 예비로 둡니다 | SF32LB565/567 | 필수 |
| 13 | VDDIOA2 공급 전압은 1.8 V-3.3 V이며, 첫 보드 리비전에 0 Ω 직렬 저항을 예비로 둡니다 | SF32LB565/567 | 필수 |
| 14 | VDDIOB 공급 전압은 1.8 V-3.3 V이며, 첫 보드 리비전에 0 Ω 직렬 저항을 예비로 둡니다 | SF32LB565/567 | 필수 |
| 15 | VDDIOSA 공급 전압은 1.8 V이며, 전원 제어를 위한 로드 스위치가 있습니다 | SF32LB565/567 | 필수 |
| 16 | VDDIOSB 공급 전압은 1.8 V이며, 전원 제어를 위한 로드 스위치가 있습니다 | SF32LB565/567 | 필수 |
| 17 | VDDIOSC 공급 전압은 1.8 V이며, VDDIOSC는 항상 전원이 공급되어야 합니다 | SF32LB565/567 | 필수 |
| 18 | AVDD33_ANA 공급 전압은 3.3 V입니다 | 모든 칩 | 필수 |
| 19 | AVDD33_AUD 공급 전압은 3.3 V입니다 | 모든 칩 | 필수 |
| 20 | 충전 회로는 배터리 전압이 전원 켜짐 임계값보다 낮을 때도 시스템이 충전기 입력으로 전원을 켤 수 있도록 경로 관리 기능이 있는 충전기 IC를 사용하기를 권장합니다 | 모든 칩 | 필수 |
| 21 | 경로 관리 기능이 없는 충전기 IC를 사용하는 경우, 트리클 충전 전류는 40 mA 이상이어야 합니다 | 모든 칩 | 필수 |
| 22 | 전원 설계는 해당되는 경우 SF32LB56xU와 SS6700 사이에서 하드웨어 호환이 되는 것이 좋습니다 | SF32LB560/561/563/56W 및 SS6700A | 필수 |
| 23 | SF30147이 전원을 공급하는 경우, 레지스터 제어에는 SF32LB56x 전용 TWI 인터페이스를 사용합니다 | 모든 칩 | 필수 |
| 24 | SF30147 TWI가 G-sensor I2C 버스를 공유하는 경우, TWI가 정상적으로 동작하도록 G-sensor I2C 풀업 전원에 항상 전원이 공급되어야 합니다 | 모든 칩 | 필수 |
| 25 | SF30147이 전원을 공급하는 경우, EN으로 제어하는 로드 스위치와 LDO를 사용할 수 있습니다. EN 전원 도메인은 PVDD 또는 AVDD여야 하며, 1.8 V 또는 3.3 V 레벨의 MCU GPIO로 스위치를 제어하지 마십시오. 또는 EN을 그라운드에 연결하고 레지스터로 해당 레일 출력을 제어할 수 있습니다 | 모든 칩 | 필수 |
| 26 | SF30147이 전원을 공급하는 경우, BUCK과 LDO1은 각자의 enable 신호인 EN_BUCK과 EN_LDO1로만 제어할 수 있으며, 내부 레지스터 제어는 제공되지 않습니다 | 모든 칩 | 필수 |
| 27 | 56x PVDD는 SF32LB56xU의 VDDIO3 또는 SF32LB56xV의 VDDIOB와 일치해야 합니다. PVDD가 더 낮으면(예: IO 레일은 3.3 V이고 PVDD는 1.8 V인 경우), Standby와 Hibernate에서 IO 레일에 약 15 uA의 누설이 발생합니다 | 모든 칩 | 필수 |
5.8.3. 전원 공급 커패시터와 인덕터¶
표 5.8.3-1: 전원 공급 커패시터와 인덕터 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | PVDD 벌크 커패시터는 10 uF 이상입니다 | 모든 칩 | 필수 |
| 2 | BUCK_FB 커패시터 = 4.7 uF | 모든 칩 | 필수 |
| 3 | LDO_VOUT1 커패시터는 4.7 uF입니다 | 모든 칩 | 필수 |
| 4 | LDO_VOUT2 커패시터는 4.7 uF입니다 | 모든 칩 | 필수 |
| 5 | VDD_RET 커패시터 = 0.47 uF | 모든 칩 | 필수 |
| 6 | VDD_RTC 커패시터 = 1 uF | 모든 칩 | 필수 |
| 7 | VDDIO1 커패시터는 1 uF 이상입니다 | SF32LB560/561/563/56W 및 SS6700A | 필수 |
| 8 | VDDIO2 커패시터는 1 uF 이상입니다 | SF32LB560/561/563/56W 및 SS6700A | 필수 |
| 9 | VDDIO3 커패시터는 1 uF 이상입니다 | SF32LB560/561/563/56W 및 SS6700A | 필수 |
| 10 | VDDIO4 커패시터는 1 uF 이상입니다 | SF32LB560/561/563/56W | 필수 |
| 11 | VDDIOA 커패시터는 1 uF 이상입니다 | SF32LB565/567 | 필수 |
| 12 | VDDIOA2 커패시터는 1 uF 이상입니다 | SF32LB565/567 | 필수 |
| 13 | VDDIOB 커패시터는 1 uF 이상입니다 | SF32LB565/567 | 필수 |
| 14 | VDDIOSA 커패시터는 0.1 uF 이상입니다 | SF32LB565/567 | 필수 |
| 15 | VDDIOSB 커패시터는 0.1 uF 이상입니다 | SF32LB565/567 | 필수 |
| 16 | VDDIOSC 커패시터는 0.1 uF 이상입니다 | SF32LB565/567 | 필수 |
| 17 | MIC_BIAS 커패시터는 1 uF입니다 | 모든 칩 | 필수 |
| 18 | AVDD33_ANA 커패시터는 4.7 uF 이상입니다 | 모든 칩 | 필수 |
| 19 | AVDD33_AUD 커패시터는 4.7 uF 이상입니다 | 모든 칩 | 필수 |
| 20 | AVDD33_BRF 커패시터는 4.7 uF 이상입니다 | SF32LB565/567 | 필수 |
| 21 | AUD_VREF 커패시터 = 1 uF | 모든 칩 | 필수 |
| 22 | GPADC VREFP 커패시터 = 4.7 uF | 모든 칩 | 필수 |
| 23 | BUCK 인덕터는 SiFli 승인 업체 목록 (AVL)에 등재된 파트 넘버입니다 | 모든 칩 | 필수 |
| 24 | BUCK 인덕터가 SiFli 권장 부품이 아닌 경우, L = 4.7 uH, DCR <= 0.4 ohm, Isat >= 450 mA를 충족합니다 | 모든 칩 | 필수 |
| 25 | PVDD는 1.8 V로 설정하며, VBAT를 1.8 V로 변환하는 DCDC 컨버터를 권장합니다 | 모든 칩 | 필수 |
| 26 | GPS 또는 기타 간섭에 민감한 주변 장치가 있는 경우, BUCK_LX에 그라운드로 션트하는 커패시터 풋프린트를 예비로 둡니다. 값은 실제 테스트 결과에 따라 달라집니다 | 모든 칩 | 필수 |
| 27 | 선택한 DCDC의 정지 전류를 기록했으며 프로젝트 요구 사항을 충족합니다 | 모든 칩 | 필수 |
| 28 | 선택한 LDO의 정지 전류를 기록했으며 프로젝트 요구 사항을 충족합니다 | 모든 칩 | 필수 |
5.8.4. 클럭¶
표 5.8.4-1: 클럭 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | 메인 48 MHz 크리스털은 AVL에 등재된 파트 넘버입니다 | 모든 칩 | 필수 |
| 2 | 48 MHz 크리스털이 AVL에 등재되어 있지 않은 경우, 7 pF ≤ CL ≤ 12 pF(8.8 pF 권장), 주파수 허용 오차 ≤±10 ppm, ESR ≤30 Ω(22 Ω 권장)을 충족합니다 | 모든 칩 | 필수 |
| 3 | RTC 32.768 kHz 크리스털은 AVL에 등재된 파트 넘버입니다 | 모든 칩 | 필수 |
| 4 | 32.768 kHz 크리스털이 AVL에 등재되어 있지 않은 경우, CL ≤12.5 pF(7 pF 권장), 주파수 허용 오차 ≤±20 ppm, ESR ≤80 kΩ(38 kΩ 권장)을 충족합니다 | 모든 칩 | 필수 |
5.8.5. 그라운드 신호¶
표 5.8.5-1: 그라운드 신호 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | 모든 VSS 신호가 GND에 연결되어 있습니다 | 모든 칩 | 필수 |
5.8.6. 부트 모드¶
표 5.8.6-1: 부트 모드 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | MODE에는 내부 풀다운이 있습니다. VDDIOA로의 10 kΩ 풀업을 예비로 두고, 프로그램 플래싱 중에 MODE를 high로 구동합니다 | 모든 칩 | 필수 |
| 2 | MODE 신호에 테스트 포인트를 예비로 두며, 양산 프로그래밍 픽스처까지 인출해야 합니다 | 모든 칩 | 필수 |
5.8.7. RF¶
표 5.8.7-1: RF 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | ANT 신호에 싱글 엔디드 50 Ω 특성 임피던스 요구 사항이 표기되어 있습니다 | 모든 칩 | 필수 |
| 2 | ANT 신호에 Pi형 매칭 회로를 예비로 둡니다. 병렬 NC(미실장) 커패시터와 15 pF 직렬 커패시터로 구성합니다 | 모든 칩 | 필수 |
5.8.8. I/O 리소스 할당¶
표 5.8.8-1: I/O 리소스 할당 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | 회로도와 일치하는 GPIO 리소스 할당표가 제공됩니다 | 모든 칩 | 필수 |
| 2 | 리소스 표의 GPIO 할당이 회로도와 일치합니다 | 모든 칩 | 필수 |
| 3 | GPIO 출력 제어의 경우, 콜드 부트 중의 기본 PU/PD 상태를 고려하고, 필요하면 관련 주변 장치를 미리 활성화합니다 | 모든 칩 | 필수 |
| 4 | 실제 GPIO 할당은 SiFli 권장 사항을 따르며, I/O config 파일을 참조합니다 | 모든 칩 | 필수 |
5.8.9. 하드웨어 웨이크업¶
표 5.8.9-1: 하드웨어 웨이크업 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | Hibernate/Standby 웨이크업 인터럽트 소스가 올바릅니다. PA50, PA51, PB32, PB33, PB34, PBR0, PBR1, PBR2의 총 8개 핀입니다 | SF32LB560/561/563/56W 및 SS6700A | 필수 |
| 2 | Hibernate/Standby 웨이크업 인터럽트 소스가 올바릅니다. PA50-PA54, PB32-PB36, PBR0-PBR3의 총 14개 핀입니다 | SF32LB565/567 | 필수 |
| 3 | 웨이크업 핀은 소프트웨어 구성에 따라 HCPU 또는 LCPU를 깨울 수 있습니다 | 모든 칩 | 필수 |
| 4 | G-sensor, 심박 센서 등 LCPU 쪽 주변 장치의 인터럽트 및 제어 신호는 PB GPIO에 연결해야 합니다 | 모든 칩 | 필수 |
5.8.10. 스토리지¶
표 5.8.10-1: 스토리지 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | MPI3(SD2)는 SPI NAND 플래시 또는 SD NAND 플래시에 연결합니다. SF32LB56xU 외부 플래시에서는 플래시 공급 전압이 VDDIO3과 일치하도록 해야 합니다 | SF32LB560/561/563/56W 및 SS6700A | 필수 |
| 2 | MPI3(SD2)는 SPI NAND 플래시 또는 SD NAND 플래시에 연결하며, 플래시 I/O 레벨이 VDDIOA2와 일치합니다 | SF32LB565/567 | 필수 |
| 3 | SPI NAND 플래시의 HOLD# 핀은 10 kΩ 저항을 통해 SPI NAND 플래시 전원으로 풀업되어 있습니다 | 모든 칩 | 필수 |
| 4 | MPI3은 NOR 플래시에 연결합니다(SS6700A 외부 메모리는 NOR 플래시여야 합니다) | 모든 칩 | 필수 |
| 5 | 양산에서 MPI3(SD2) FLASH에 기록해야 하는 경우, 프로그램 플래싱 중에 외부 플래시 전원이 활성화됩니다 | 모든 칩 | 필수 |
| 6 | PBR0 또는 다른 GPIO로 제어하는 전원 스위치는 active-high일 때 켜지고 active-low일 때 꺼집니다 | 모든 칩 | 필수 |
| 7 | SD2 인터페이스를 SD NAND에 연결하는 경우, 신호 연결이 올바릅니다 | 모든 칩 | 필수 |
| 8 | 플래시 CLK와 데이터 라인에 33 Ω 직렬 저항을 권장합니다 | 모든 칩 | 선택 |
| 9 | SD NAND I/O 레벨이 VDDIO2와 일치합니다 | SF32LB560/561/563/56W 및 SS6700A | 필수 |
| 10 | 플래시 CLK와 데이터 라인에 33 Ω 직렬 저항이 있습니다 | 모든 칩 | 필수 |
| 11 | 주변 장치의 I/O 로직 레벨이 메인 칩과 일치합니다 | 모든 칩 | 필수 |
| 12 | LCPU 코패키지 NOR 플래시는 항상 전원이 공급되며, 기본적으로 PBR0이 외부 플래시 전원을 제어합니다. (1) GPIO가 부족한 경우, PBR0이 561/2/3/W 코패키지 PSRAM 전원(VDDIO1)도 제어할 수 있습니다. 슬립 데이터를 PSRAM에 저장하는 경우, PSRAM이나 외부 플래시의 전원을 끄지 마십시오. (2) GPIO를 사용할 수 있는 경우, PB22로 PSRAM 전원 스위치를 제어합니다 |
SF32LB560/561/563/56W 및 SS6700A | 필수 |
| 13 | VDDIOSA와 VDDIOSB 전원은 PBR0이 제어하고, VDDIOSC는 항상 전원이 공급되며, 외부 플래시 전원은 PA03이 제어합니다 | SF32LB565/567 | 필수 |
| 14 | NOR 플래시가 핵심 부품 선정 가이드에서 인증되었습니다 | 모든 칩 | 필수 |
| 15 | SPI/SD NAND 플래시가 핵심 부품 선정 가이드에서 인증되었습니다 | 모든 칩 | 필수 |
5.8.11. 디스플레이¶
표 5.8.11-1: 디스플레이 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | SF32LB56xU 또는 SS6700A는 QSPI 패널에 연결합니다 | 모든 칩 | 필수 |
| 2 | SF32LB56xU 또는 SS6700A는 시리얼 JDI 패널에 연결합니다 | 모든 칩 | 필수 |
| 3 | LCDC1 QSPI 신호 연결이 올바릅니다. CLK와 데이터 라인에 100 Ω 직렬 저항을 권장합니다 | 모든 칩 | 필수 |
| 4 | LCDC1 시리얼 JDI 신호 연결이 올바릅니다 | 모든 칩 | 필수 |
| 5 | LCDC RSTB 연결이 올바릅니다 | 모든 칩 | 필수 |
| 6 | LCDC TE 연결이 올바릅니다(패널의 TE 또는 Fmark 신호에 연결) | 모든 칩 | 필수 |
| 7 | TP 신호는 권장 핀 할당을 따릅니다(EVB I/O config 파일 참조) | 모든 칩 | 필수 |
| 8 | LCD 인터페이스는 3/4선 SPI, 듀얼/쿼드 데이터 SPI, 시리얼 JDI 등의 모드를 지원합니다 | 모든 칩 | 선택 |
| 9 | SPI LCD, 3선 모드: CS는 PA36에, CLK는 PA37에, DATA는 PA38에 연결. 4선 모드: CS는 PA36에, CLK는 PA37에, DATA는 PA38에, DC는 PA39에 연결 | 모든 칩 | 선택 |
| 10 | 주변 장치의 I/O 로직 레벨이 메인 칩과 일치합니다 | 모든 칩 | 필수 |
| 11 | LCD AOD가 필요한 경우, LCD_RST(PA05) 전원인 VDDIO3에 유의하십시오. VDDIO3은 항상 전원이 공급되어야 하며 외부 플래시 전원에 연결하면 안 됩니다. 그렇지 않으면 슬립 중에 플래시 전원을 끌 때 VDDIO3과 LCD_RST도 꺼져 AOD 이상이 발생할 수 있습니다 | SF32LB560/561/563/56W 및 SS6700A | 필수 |
| 12 | DSI LCD의 경우 DSI 데이터 및 클럭 신호를 연결합니다. DSI 비디오 모드 패널은 RGB 패널처럼 동작하며 TE 신호가 없습니다. DSI 커맨드 모드 패널에는 TE 신호가 있으며, DSI17801은 TE가 필요합니다. TE와 RST를 모두 사용하기를 권장하며, 최종 사용 방식은 선택한 LCD에 따라 달라집니다 | SF32LB565/567 | 필수 |
5.8.12. GPADC¶
표 5.8.12-1: GPADC 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | GPADC 입력이 해당 핀에 연결되어 있습니다 | 모든 칩 | 선택 |
| 2 | GPADC 입력 범위가 올바릅니다. 최대 입력 전압은 AVDD33_AVA(3.3 V)를 초과하면 안 됩니다 | 모든 칩 | 선택 |
| 3 | 배터리 전압 분압기 권장 사항: 전원 쪽에 470 kΩ 1% 저항, 그라운드 쪽에 1 MΩ 1% 저항, 100 nF 필터 커패시터 | 모든 칩 | 필수 |
| 4 | GPADC로 측정하는 모든 저항 분배 신호에는 허용 오차 1%의 분배 저항을 사용하며, 각 GPADC 채널에는 칩 핀 가까이에 100 nF 필터 커패시터를 배치해야 합니다 | 모든 칩 | 필수 |
| 5 | ADC는 여러 버튼을 감지하여 핀을 절약할 수 있습니다. 예를 들어 PB32를 ADC 버튼으로 사용하는 경우, 배터리를 풀업 전원으로 사용하지 마십시오 | 모든 칩 | 필수 |
5.8.13. 버튼¶
표 5.8.13-1: 버튼 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | 버튼에 웨이크업 기능이 필요한지 고객과 확인합니다 | 모든 칩 | 필수 |
| 2 | 일반 버튼 연결이 올바릅니다(풀업 있음, 저항 값 올바름, 풀업 전압 도메인 올바름) | 모든 칩 | 필수 |
| 3 | 전원 버튼은 PB32를 사용해야 하며, active-high이고 10초 길게 누름 리셋을 지원해야 하며, 10 kΩ 풀다운 저항이 메인 보드에 있어야 합니다 | 모든 칩 | 필수 |
| 4 | 모든 버튼 신호에 ESD 보호가 있습니다 | 모든 칩 | 필수 |
5.8.14. EOS 및 ESD 보호¶
표 5.8.14-1: EOS 및 ESD 보호 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | 충전 인터페이스에 EOS, ESD, OVP 설계가 있습니다 | 모든 칩 | 필수 |
| 2 | 충전기 삽입 감지 신호에 ESD 소자가 있습니다 | 모든 칩 | 필수 |
| 3 | 배터리 인터페이스에 ESD 소자가 있습니다 | 모든 칩 | 필수 |
| 4 | 안테나 인터페이스에 ESD 소자가 있습니다 | 모든 칩 | 필수 |
| 5 | LCD 및 TP 전원 인터페이스에 ESD 소자가 있습니다 | 모든 칩 | 필수 |
| 6 | TP I2C, RST, INT 라인에 ESD 소자가 있습니다 | 모든 칩 | 필수 |
| 7 | 심박 센서 전원 인터페이스와 신호 라인에 ESD 소자가 있습니다 | 모든 칩 | 필수 |
5.8.15. I2C¶
표 5.8.15-1: I2C 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | I2C 할당은 HCPU/LCPU 분할과 디바이스를 저전력 모드에서 동작시켜야 하는지 여부를 고려합니다 | 모든 칩 | 필수 |
| 2 | I2C에는 저항 값이 올바른 풀업이 있습니다. 400 kHz 동작이 필요한 경우 2.2 kΩ 풀업을 권장합니다. 주변 장치 쪽 전압 도메인을 사용하고, 주변 장치의 전원이 꺼질 때 풀업 전원도 차단합니다 | 모든 칩 | 필수 |
| 3 | I2C 인터럽트 신호는 필요한 경우 하드웨어 웨이크업을 지원합니다 | 모든 칩 | 필수 |
| 4 | 여러 디바이스가 하나의 I2C 버스를 공유하는 경우, 각 주소를 구분합니다 | 모든 칩 | 필수 |
| 5 | SF30147C PMIC에 대한 SiFli 원본 행은 "I2C SCL with TWI DAT use PB23; I2C SCL pull-up power supplyalways powered; TWI DATnormal SF30147C."라고 되어 있습니다. 이 문구는 신호 간 관계나 "normal"의 의미를 명확히 하지 않습니다. 릴리스 전에 공식 회로도 및 문서를 기준으로 PB23 할당, 풀업 전원, SF30147C의 TWI DAT 동작을 확인하십시오. | SF32LB560/561/563/56W 및 SS6700A | 필수 |
5.8.16. 아날로그 오디오¶
표 5.8.16-1: 아날로그 오디오 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | MEMS 마이크 연결이 올바릅니다 | 모든 칩 | 필수 |
| 2 | MEMS 마이크는 MIC_BIAS에서 전원을 공급받습니다 | 모든 칩 | 필수 |
| 3 | 아날로그 ECM 싱글 엔디드 마이크 연결이 올바릅니다 | 모든 칩 | 필수 |
| 4 | 아날로그 ECM 싱글 엔디드 마이크는 MIC_BIAS에서 전원을 공급받습니다 | 모든 칩 | 필수 |
| 5 | 아날로그 ECM 차동 MIC 연결이 올바릅니다 | 모든 칩 | 필수 |
| 6 | 아날로그 ECM 차동 마이크는 MIC_BIAS에서 전원을 공급받습니다 | 모든 칩 | 필수 |
| 7 | 모든 오디오 ADC 입력에 2.2 uF 이상의 DC 차단 커패시터가 있습니다 | 모든 칩 | 필수 |
| 8 | 오디오 DAC 출력 DACP와 DACN에는 각각 칩 가까이에 1 kΩ 직렬 저항이 있으며, DACP와 DACN 사이에 1.5 nF 커패시터가 병렬로 연결되어 있습니다 | 모든 칩 | 필수 |
| 9 | AW8155를 권장 오디오 앰프로 사용합니다. 권장 부품을 사용할 때는 소프트웨어에서 Mode 4 / Class AB 모드로 구성합니다 | 모든 칩 | 필수 |
| 10 | 오디오 PA 출력을 MCU ADC로 피드백할 때는 분압기와 RC 필터 또는 추가 디지털 필터링을 추가해야 합니다. 분압된 전압은 ADC 입력 범위 안에 있어야 하며, RC 필터 차단 주파수는 20 kHz로 하는 것이 좋습니다 | 모든 칩 | 필수 |
| 11 | 칩에 내장된 아날로그 오디오 ADC 경로를 사용하지 않는 경우, ADCP와 ADCN에 각각 그라운드로의 0 Ω 직렬 저항을 두기를 권장합니다 | 모든 칩 | 필수 |
5.8.17. SPI¶
표 5.8.17-1: SPI 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | SPI 연결이 올바릅니다. MCU와 주변 장치 사이에서 SDO와 SDI가 올바르게 교차 연결되어 있습니다 | 모든 칩 | 선택 |
| 2 | SPI 주변 장치의 타이밍 요구 사항을 확인했으며 지원됩니다 | 모든 칩 | 선택 |
| 3 | 주변 장치의 I/O 로직 레벨이 메인 칩과 일치합니다 | 모든 칩 | 선택 |
5.8.18. USART¶
표 5.8.18-1: USART 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | USART4는 프로그램 플래싱/디버그 인터페이스입니다. 테스트 포인트를 예비로 두고 100 Ω 직렬 저항 추가를 권장하며, 실제 설계에 맞게 조정할 수 있습니다 | 모든 칩 | 필수 |
| 2 | SF32LB56xU PA17/PA18은 RF 인증 테스트용 USART1으로 먹싱되어 있으므로, 테스트 포인트를 예비로 둡니다 | SF32LB560/561/563/56W 및 SS6700A | 필수 |
| 3 | SF32LB56xV PA30/PA34는 RF 인증 테스트용 USART1으로 먹싱되어 있으므로, 테스트 포인트를 예비로 둡니다 | SF32LB565/567 | 필수 |
| 4 | 주변 장치에 연결할 때, MCU 쪽 RXD는 주변 장치의 TXD에, MCU 쪽 TXD는 주변 장치의 RXD에 연결합니다 | 모든 칩 | 필수 |
| 5 | PA17/PA18을 주변 장치와의 UART로 먹싱하는 경우, MCU 리셋 시 연결된 주변 장치의 전원이 꺼져 있거나 소프트웨어가 두 핀을 모두 low로 구동하도록 해야 합니다 | 모든 칩 | 필수 |
| 6 | 주변 장치의 I/O 로직 레벨이 메인 칩과 일치합니다 | 모든 칩 | 필수 |
| 7 | 사용하지 않는 USART 테스트 포인트는 예비용으로 남겨 둡니다 | 모든 칩 | 선택 |
| 8 | 주변 장치에 연결하는 UART는 HCPU 소프트웨어가 LCPU UART 인터페이스를 사용하는 일이 없도록 HCPU 인터페이스를 사용하기를 권장합니다 | 모든 변형 | 필수 |
5.8.19. PWM¶
표 5.8.19-1: PWM 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | 백라이트 PWM 핀 할당이 올바릅니다. LCD 백라이트 제어에는 PWM 기능이 있는 PB GPIO를 사용해야 합니다 | 모든 칩 | 선택 |
| 2 | 모터 PWM 핀 할당이 올바릅니다. 모터 진동 제어에는 PWM 기능이 있는 PB GPIO를 사용해야 합니다 | 모든 칩 | 선택 |
| 3 | 모터 PWM 제어에는 SMT 모터를 사용할 때 펌웨어 프로그래밍 중에 비정상 동작이 발생하지 않도록 기본적으로 비활성화된 GPIO를 선택합니다 | 모든 칩 | 선택 |
| 4 | 백라이트와 모터 이외의 PWM 출력도 PB 인터페이스를 사용해야 하며, 콜드 부트 동작을 확인해야 합니다 | 모든 칩 | 선택 |
5.8.20. 디버그¶
표 5.8.20-1: 디버그 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | 디버그에는 UART4_TXD/UART4_RXD를 사용하기를 권장합니다. 테스트 포인트를 예비로 두고 100 Ω 직렬 저항 추가를 권장합니다 | 모든 칩 | 필수 |
| 2 | SWD 신호 연결이 올바릅니다 | 모든 칩 | 필수 |
| 3 | J-Link 커넥터 또는 테스트 포인트에 I/O 전원 기준이 올바르게 예비로 확보되어 있습니다 | 모든 칩 | 필수 |
| 4 | 양산 플래싱 중에는 PVDD, SF32LB56xU의 VDDIO2 또는 SF32LB56xV의 VDDIOA, SF32LB56xU의 VDDIO3 또는 SF32LB56xV의 VDDIOA2, SF32LB56xU의 VDDIO4 또는 SF32LB56xV의 VDDIOB에 전원이 공급되도록 해야 합니다. 561/563/56W의 VDDIO1 또는 565/567의 VDDIOSB에도 전원이 공급되어야 합니다 | 모든 칩 | 필수 |
5.8.21. USB¶
표 5.8.21-1: USB 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | USB 인터페이스 연결이 올바릅니다 | 모든 칩 | 선택 |
| 2 | USB 인터페이스에 ESD 보호가 있습니다 | 모든 칩 | 선택 |
| 3 | 슬립이 아닌 정상 동작 중에는 USB가 활성화되어 있는 한 PC/디바이스 쪽에서 삽입과 분리를 감지할 수 있습니다. MCU가 슬립하는 동안 삽입과 분리를 감지해야 하는 경우, VBUS 저항 분배 회로를 추가하고 분압기가 IO 전압에 맞는 high 레벨을 출력하게 하여 MCU 웨이크업 핀에 입력합니다. 충전기 삽입 감지 웨이크 핀과 공유하기를 권장합니다 |
모든 칩 | 선택 |
5.8.22. PBR¶
표 5.8.22-1: PBR 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | PBR0은 전원 켜짐 중에 0에서 1로 바뀌며 일부 외부 로드 스위치 제어에 사용할 수 있습니다. PBR1-PBR2는 기본적으로 low를 출력합니다 | 모든 칩 | 필수 |
| 2 | PBR0-PBRx는 Standby와 Hibernate 모두에서 출력으로 사용할 수 있습니다 | 모든 칩 | 선택 |
| 3 | PBR0-PBRx는 LPTIM 신호를 출력할 수 있습니다 | 모든 칩 | 선택 |
| 4 | 567에서는 LPTIM3을 권장합니다. LPTIM3_OUT과 LPTIM3_OUT_BAR는 PBR 핀에서 듀티비가 서로 다르고 극성이 반대인 21-25 kHz 신호를 출력합니다 | 모든 칩 | 선택 |
| 5 | 듀티비가 서로 다르고 극성이 반대인 21-25 kHz 신호는 HCPU ATIM에서도 출력할 수 있습니다. Pin_Config와 함께 적절한 ATIMx_CHx 및 ATIMx_CHxN 신호를 선택하고, HCPU 주파수 감소의 영향을 고려하십시오 | 모든 칩 | 선택 |
| 6 | PBR1-PBRx는 32 kHz 클럭 신호를 출력할 수 있습니다 | 모든 칩 | 선택 |
| 7 | PBR0-PBRx는 웨이크업 신호용 입력으로 구성할 수 있습니다 | 모든 칩 | 선택 |
| 8 | PBR을 웨이크업 핀으로 사용하는 경우, 소프트웨어가 MCU 웨이크업 후에 폴링해야 합니다. 버튼, 충전기 감지처럼 천천히 변하는 레벨은 지원하지만, 심박 인터럽트처럼 빠른 펄스에는 PBR이 아니라 웨이크업이 가능한 일반 GPIO를 사용해야 합니다 | 모든 칩 | 선택 |
5.8.23. 소비 전력¶
표 5.8.23-1: 소비 전력 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | 전원 스위칭에 사용하는 모든 MOSFET, LDO, DCDC enable 핀에는, enable 핀이 active-high일 때 그라운드로의 1 MΩ 풀다운을 예비로 두며, 실제 프로젝트에 필요하면 값을 조정합니다 | 모든 칩 | 필수 |
| 2 | SF32LB56x PVDD는 저Iq DCDC 컨버터에서 1.8 V로 공급하고 계속 전원을 유지합니다 | 모든 칩 | 필수 |
| 3 | SF32LB56xU와 SS6700에서 VDDIO1은 로드 스위치 제어가 필요합니다. 제어 신호로 PBR0을 사용하며, GPIO를 사용할 수 있는 경우 PB22로 전원을 제어할 수 있습니다. 플래싱 도구가 VDDIO1 전원을 활성화해야 합니다 | SF32LB560/561/563/56W 및 SS6700A | 필수 |
| 4 | SF32LB56xU와 SS6700에서 외부 플래시 전원에는 PBR0으로 제어하는 로드 스위치가 필요합니다 | SF32LB560/561/563/56W 및 SS6700A | 필수 |
| 5 | Hibernate-off 또는 Standby-off 모드에서 SF32LB56xV VDDIOSA와 VDDIOSB는 PBR0을 통한 로드 스위치 제어가 필요하며, VDDIOSC는 항상 전원이 공급되어야 합니다 | SF32LB565/567 | 필수 |
| 6 | SF32LB56xV MPI3 플래시 전원에는 PA03으로 제어하는 로드 스위치가 필요하며, 플래싱 중에 MPI3 플래시 전원을 활성화합니다 | SF32LB565/567 | 필수 |
| 7 | Deep Sleep 기본 전류 요구 사항을 기록했습니다. Deep Sleep 전류는 Standby보다 높으며 200 ms 미만 간격의 빈번한 웨이크업에 적합합니다. 모든 PB 핀이 웨이크업을 지원하고, 기본 전류는 90 uA입니다 | 모든 칩 | 필수 |
| 8 | Deep Sleep 모드에서 선택한 모든 주변 장치의 기본 전류 합계를 기록했으며 프로젝트 요구 사항을 충족합니다 | 모든 칩 | 필수 |
| 9 | Standby 기본 전류 요구 사항을 기록했습니다. Standby는 200 ms 초과 간격의 덜 빈번한 웨이크업에 적합합니다. PA50, PA51, PB33, PB34만 웨이크업을 지원하며, 기본 전류는 4-5 uA입니다 | SF32LB560/561/563/56W 및 SS6700A | 필수 |
| 10 | Standby 기본 전류 요구 사항을 기록했습니다. Standby는 200 ms 초과 간격의 덜 빈번한 웨이크업에 적합합니다. PA50, PA51, PA52, PA53, PA54, PB33, PB34, PB35, PB36만 웨이크업을 지원하며, 기본 전류는 4-5 uA입니다 | SF32LB565/567 | 필수 |
| 11 | Standby 모드에서 선택한 주변 장치를 기록했으며 프로젝트 요구 사항을 충족합니다 | 모든 칩 | 필수 |
5.8.24. 플래싱¶
표 5.8.24-1: 플래싱 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | SF32LB56xU: VBAT, GND, VDDIO2, VDDIO3 또는 VDDIO4, MODE, SWDIO, SWCLK, UART4_RXD, UART4_TXD와 PB20/PB21/PB25 중 하나를 플래싱 테스트 포인트로 예비로 둡니다 | SF32LB560/561/563/56W 및 SS6700A | 필수 |
| 2 | SF32LB56xV: VBAT, GND, VDDIOA, VDDIOB, MODE, SWDIO, SWCLK, UART4_RXD, UART4_TXD와 PB20/PB21/PB25 중 하나를 플래싱 테스트 포인트로 예비로 둡니다 | SF32LB565/567 | 필수 |
최종 업데이트: