SF32LB57x 硬件设计指南 — PCB 布局指导¶

6. PCB 布局指导¶

6.1. 层叠建议¶

SF32LB57x 提供 QFN68L（7 × 7 mm、68 引脚、0.35 mm 间距）和 QFN80L（8 × 8 mm、80 引脚、0.35 mm 间距）封装。QFN 设计通常可采用 4 层 PTH PCB，元件可布置在 PCB 单面或双面，例如将电容等元件布置在 PCB 背面。BGA112 封装尺寸为 5.4 × 4.4 mm，共 112 个焊球，间距为 0.4 mm。BGA 设计通常至少需要 4 层，视扇出难度可采用一阶 HDI 盲埋孔工艺；器件也可采用单面或双面布局。

良好的层叠设计应满足：

• 顶层便于放置关键器件并布设短连接。
• 内层完整地平面。
• 电源分配网络保持低阻抗。
• 高速、RF、晶体、音频和模拟信号有连续参考地。

以下为参考叠层图中的材料与总厚度范围，实际叠层和成品厚度应与 PCB 制造商确认：

上述四种参考叠层均采用 L1/L4 1 oz 铜箔（1.38 mil，0.0350 mm）；L2/L3 两侧的铜箔厚度均为 0.60 mil（0.0152 mm）。

对于 4 层 QFN 方案，推荐的层分配为：第 1 层（顶层）——铺设接地铜皮，并放置器件、布置信号线；第 2 层——完整地平面，不走线，以保持参考地连续；第 3 层——电源层，可按电源域分割，也可承载信号走线；第 4 层（底层）——铺设接地铜皮并布置信号线。

6.2. 关键 PCB 约束速查¶

PTH 与 HDI 的线宽、间距和过孔参数参考图也给出了示例值：PTH 的最小及推荐线宽为 0.10 mm，最大线宽为 2.54 mm；其过孔示例的钻孔直径为 0.25 mm、焊盘直径为 0.45 mm。HDI 的最小及推荐线宽为 0.075 mm，最大线宽为 2.54 mm；微孔示例的钻孔直径为 0.10 mm、焊盘直径为 0.23 mm，通孔示例为 0.25 mm 和 0.45 mm。以上为参考图中的工艺示例，投板前应与 PCB 制造商确认其能力及实际规则。

6.3. 电源布局¶

• 大电流供电路径应短而宽。
• 充电路径应远离敏感的模拟、RF 和晶体信号走线。
• VCC、PVDD、VBUS 和 VBAT 的配套滤波电容应靠近芯片引脚。PCB 设计指南第 3.2.1 节规定 VCC / PVDD 线宽不小于 0.4 mm；自查表 4-2-1-1 第 47 项则给出相冲突的 12 mil（标题为 PVDD，核查要点为 VCC）。在思澈科技（SiFli）确认适用电源轨和线宽前，不要确定 VCC 或 PVDD 的最终线宽。其他电源输出（包括 VDD_VOUT1、VDD_VOUT2、VDD_RET、VDD_RTC、VDD18_VOUT、VDD33_VOUT1、VDD33_VOUT2、AVDD33_AUD 和 AVDD_BRF）的滤波电容也应就近放置，走线则根据输入电流采用短而宽的布线，以降低纹波并提高稳定性。
• 若 PVDD、AVDD_BRF、AVDD33 或 AVDD33_AUD 共用一路电源，应从电源源头分别引出支路，采用星形布线；不得让这些支路共用一段前置电源线。
• VBUS 和 VBAT 充电路径应采用独立的星形布线，不与其他线路共用路径；敏感信号不得与其平行布线。
• BUCK 电感及滤波电容应紧靠芯片引脚。BUCK_LX 走线应短而宽；BUCK_FB 走线宽度应大于 0.25 mm。DC/DC 输出滤波电容的接地端应通过多个接地过孔连接主地平面。电感下方的顶层应保持无铜，相邻层应保持完整参考地，且不得有其他信号穿过电感区域。
• 电容接地端应通过就近的过孔连接主地。
• 3.3 V 供电系列的关键模拟/RF/IO 电源轨应采用星形布线。

6.4. 晶体布局¶

• 射频电路和主控芯片下方应保留完整、连续的参考地，不得分割或开槽。晶体区域的原始指导同时提到连续参考地和晶体下方避铜；详见下方警示。在思澈科技（SiFli）确认实际叠层的边界前，不要确定晶体区域的接地和避铜方案。
• 晶体应距芯片时钟管脚至少 1.5 mm，距板边超过 1 mm，距 PA、充电和 PMU 等发热器件至少 5 mm，以限制温升造成的频率漂移。原始资料给出封装周围顶层避铜至少 0.25 mm，并要求相邻层按参考设计设置禁布区，但未说明该尺寸与封装下方避铜范围的关系；布局放行前须向思澈科技（SiFli）确认适用边界。晶体正下方不得布设高频数字信号；最佳做法是不在该区域布设任何走线。晶体附近不得放置功率电感等磁性器件。
• XI/XO 走线只允许布设在顶层，不得换层。走线应短、对称并进行立体包地；两侧应密集布置接地过孔。晶体两端的对地负载电容应放在晶体两侧、靠近晶体的走线末端，电容接地焊盘应就近连接晶体地焊盘。电源过孔应尽量远离晶体走线。
• 48 MHz 晶体使用顶层走线，长度为 3～10 mm、线宽为 0.1 mm；48M_XI 与 48M_XO 的平行走线间距应至少为 0.15 mm。走线应进行立体包地，并远离 VBAT、DC/DC 和高速信号。晶体所在区域的顶层及相邻层均应设置禁布区。
• 32.768 kHz 晶体使用顶层走线，长度不超过 10 mm、线宽为 0.1 mm。走线模型要求 32K_XI 与 32K_XO 的平行间距至少为 0.15 mm；设计自查表则要求间距大于 2 倍线宽（按 0.1 mm 线宽计算即 >0.2 mm）。在思澈科技（SiFli）确认适用要求前，不要确定最终间距。走线应进行立体包地，晶体所在区域的顶层及相邻层均应设置禁布区。

6.5. RF 布局¶

• RF 匹配网络应靠近芯片并远离天线；AVDD_BRF 滤波电容应紧靠芯片引脚，其接地端通过过孔直接连接主地平面。
• RF 走线应尽量短，并尽可能减少过孔。
• 优先在顶层布置 RF 走线，避免换层；适用时建议线宽大于 10 mil。应进行立体包地，避免锐角和直角，并根据 PCB 叠层将阻抗控制为 50 Ω；走线两侧应密集布置接地过孔，形成连续的地过孔围栏。
• 天线净空应满足天线厂商要求和产品工业设计约束。
• 匹配器件焊盘与走线宽度不一致可能造成阻抗不连续。可按焊盘尺寸在其下方参考地层开窗，以改善阻抗连续性。
• 若使用 IPEX 天线座，其下方所有 PCB 层均应设置避铜区。PCB 天线应在实际 PCB 上进行仿真和调试；应预留 CLC 匹配网络，并尽量靠近天线布置。
• RF 走线应远离 LCD FPC、USB、SDIO、DC/DC、晶体和充电路径。

6.6. 模拟与音频¶

• AVDD33_AUD、MIC_BIAS 和 AUD_VREF 的滤波电容应紧靠芯片引脚，电容接地端应可靠连接 PCB 主地。
• 模拟电源的去耦电容应靠近芯片放置。
• 音频差分走线应进行等长处理，RC 网络应靠近芯片放置。
• ADCP 输入端的外围器件应紧靠芯片引脚；走线应尽量短、进行立体包地，并远离强干扰信号。
• DACP/DACN 输出端的外围器件应紧靠芯片引脚；每组 P/N 信号应按差分规则布线，尽量缩短走线，并将寄生电容控制在 10 pF 以下。走线应进行立体包地，并远离强干扰信号。
• GPADC 引脚走线应进行立体包地，并远离电池检测、温度检测等可能造成干扰的电路。
• 避免大电流回流路径穿过音频区域。

6.7. 高速接口¶

• USB DP/DN 应按 90 Ω 差分对布线，并先通过 ESD 防护器件。
• MPI 存储信号应紧密成组布线，总长不超过 20 mm，组内长度偏差不超过 3 mm；时钟、数据和命令信号均应进行立体包地，并保持参考地连续。
• SDIO 信号应集中成组布线，总长不超过 50 mm，组内长度偏差不超过 6 mm；时钟、命令和数据信号均应进行立体包地。
• RGB/DPI、8080、EPD 等并行显示总线应布置在连续的参考地平面上。
• USB PA35（USB_DP）和 PA36（USB_DN）应先经过 ESD 防护器件再接入芯片。USB 信号应按 90 Ω 差分阻抗布线并进行立体包地；ESD 器件的接地引脚应可靠连接主地。
• 高速时钟可预留串联电阻用于 EMI 调试。

6.8. EMI、ESD 与 EOS¶

• 所有外部接口均应评估 ESD 防护。
• 避免在屏蔽罩外的表层对时钟、电源等噪声源进行长距离走线；这类信号应改走内层。
• ESD 防护器件应紧邻连接器对应引脚。信号必须先经过 ESD 器件再进入后级电路，防护器件前不得分支。其接地引脚应通过过孔直接连接主地，接地走线应短而宽。
• USB、充电口、电池座、按键、触摸、显示、心率传感器、天线口是重点保护对象。
• USB 充电线路的测试点应布置在 TVS 防护器件前端；电池座对应的 TVS 应位于芯片电路前端，使信号先经过 TVS 再到达芯片。
• 充电输入保护需同时考虑 OVP、EOS 和 ESD。

6.9. PCB 参考图¶

以下 SF32LB57x 封装、焊盘、叠层、扇出、走线和防护图可作为新设计的主要 PCB 参考资料。

QFN80L 焊盘参考图中的中心裸露焊盘标注为 5.90 mm，而封装尺寸图标注为典型 5.50 mm（5.40～5.60 mm）。两幅图分别描述 PCB 焊盘和封装焊盘，不能当作相同尺寸直接互换；制作封装库前须核对具体封装版本及思澈科技（SiFli）的推荐焊盘。QFN68L/QFN80L 钢网参考图采用 0.125 mm 厚钢网，原图标注的中心焊盘锡膏覆盖率为 60%；开窗尺寸与覆盖率须由钢网厂复核。

BGA112 钢网参考图采用 0.075 mm 厚钢网，112 个开窗为 0.18 mm 方形，圆角 R0.05 mm。

最后更新: 2026-10-21