SF32LB57x 硬件设计指南 — 存储与制造¶

5.6. 存储与连接¶

5.6.1. 存储与启动¶

存储与启动方案应一并评审。所选启动介质会决定启动配置电阻（strap resistor）、存储器默认供电状态、总线分配和量产恢复访问方式。

内置合封 SPI NOR Flash 的型号默认从合封 Flash 启动；未内置合封 SPI NOR Flash 的型号必须通过外接存储介质启动。外接启动介质的选择由 PA13（Bootstrap[1]）和 PA17（Bootstrap[0]）配置。源原理图在每个引脚上各画有一个跳线和一个 7.5 kΩ 上拉电阻位，连接至 VDD33_VOUT1/VDDIOA。

5.6.2. 存储接口¶

SF32LB57x 支持外接 SPI NOR Flash、SPI NAND Flash、SD NAND Flash 和 eMMC。只有 PA12 至 PA17 上的 MPI3 接口支持 SPI NOR 和 SPI NAND；任意一组 SDIO 接口均可连接 SD NAND 或 eMMC。部分可订购型号的合封存储会占用 MPI3。

原理图定版前请确认：

• 合封 Flash / PSRAM 是否占用 MPI 通道。
• 外部启动介质是 SPI NOR、SPI NAND、SD NAND 或 eMMC 中的哪一种。
• IO 电平与存储器工作电压是否一致。
• 上拉电阻、片选、时钟、数据线和电源控制是否满足启动要求。
• 外部启动介质的电源默认状态是否正确。

5.6.3. 启动与电源控制¶

eMMC 有 VCC 和 VCCQ 两个电源域。同时切断两路电源可降低关机功耗，但 eMMC 从睡眠恢复较慢，CPU 平均功耗较高；只切断 VCC、保持 VCCQ 供电，则关机功耗较高，但 eMMC 恢复较快，CPU 平均功耗较低。

表中“原文未规定”表示原文自查表没有给出该单元格的要求，不应据此推断无需上拉。

外接启动介质的选择和启动配置见表 5.6-1 及图 5.6-1。电源开关使能固定使用 PA21，高电平有效。按供电系列选择存储电源方案：

• 电池供电系列：外接 SPI NOR Flash 可由 VDD33_VOUT1 常供电；SPI NAND Flash 应经由接在 VDD33_VOUT1 后端的电源开关供电；SD NAND Flash 和 eMMC 应由外部 LDO 供电，并优先用 PA21 控制 LDO 使能。没有 PA21 的封装型号可改用复位默认上拉的 GPIO 控制。
• 3.3 V 供电系列：外接启动存储介质统一由外部 LDO 供电，推荐用 PA21 控制 LDO 使能。
• SPI NOR Flash 可常供电；SPI NAND、SD NAND 和 eMMC 必须增加电源开关。使用外接介质启动时，存储电源必须在启动时默认接通。
• PA13、PA17 应预留上拉电阻位；按启动介质选配，推荐阻值为 7.5 kΩ。不同介质在 MPI3 上的具体引脚要求见表 5.6-3。
• 若合封存储已经占用 MPI3，外部 MPI3 仅支持 SD NAND/eMMC 启动介质；不要再在该通道外接 SPI NOR 或 SPI NAND。
• 所选存储器的工作电压范围必须与主芯片 IO 供电电平匹配；存储器型号应列入项目的合格供应商名录（AVL）。

5.6.4. GPIO 与引脚复用¶

GPIO 规划应在产品外设完全分配前完成，因为启动、调试、唤醒、USB、模拟、显示、存储和高速信号都会约束看似灵活的矩阵复用。

5.6.5. 引脚规划原则¶

SF32LB57x 支持灵活的引脚复用，但下列信号应尽早固定：

• RF、晶体、电源、USB、模拟音频、GPADC、启动和调试相关引脚。
• 高速显示、SDIO、存储和 DCMI 等对管脚组有要求的接口。
• 唤醒 GPIO、启动配置、SWD 切换和产线测试引脚。

5.6.6. GPIO 设计要点¶

• 未使用 GPIO 应配置为确定状态。
• 外设 IO 电平必须与对应 IO 电源域匹配。
• 应将 GPIO 上拉造成的睡眠漏电计入功耗预算。
• 复用为模拟输入、USB、音频或特殊功能时，应按用户手册配置相应的数字输入/输出路径。
• 灵活的矩阵映射并不能免除高速布线约束，仍须遵守管脚组和 PCB 要求。

每个 GPIO 都可以通过下方的 IO 复用表使用功能 0 到功能 15。IO 复用表中“功能 16-255”一列指向矩阵映射，而随后的矩阵表列出的功能索引为 16-175。冻结原理图前，请结合两张表确认每个外设信号最终可以分配到哪个物理引脚。

加粗表示该管脚在复位后的默认功能。PUPD 表示复位后内部上下拉方向（PU 为上拉、PD 为下拉、- 为无上下拉）。# 表示模拟功能。

任意 GPIO 均可矩阵映射到以上任一功能（需满足本指南其他章节所述的走线与布局约束）；索引和子索引列即为固件中配置矩阵路由器时使用的寄存器字段实际取值。

5.6.7. 通用接口¶

所有通用接口都应按同一模式评审：电气连接、IO 电压、复位/睡眠默认状态、上拉电源轨、ESD 暴露风险，以及是否与启动、调试、唤醒或高速功能冲突。

PA34 可用作开关机按键并支持长按复位：复位高电平有效，需在主板上配置 10 kΩ 下拉，按键按下时将引脚拉高；长按 10 秒可触发硬件复位。GPADC 电阻分压按键参考电路使用 1.1 kΩ、2.8 kΩ 和 5.1 kΩ 三个按键电阻；图中对应电压标注分别为 2.97 V/1.62 V、2.58 V/1.41 V 和 2.19 V/1.19 V。PA34 节点另有 10 kΩ 下拉和 100 nF 对地滤波电容。每个外露按键附近都应配置 ESD 防护。

5.6.8. 接口评审原则¶

每个外设接口都应同时评审四件事：

1. 电气连接是否正确，包括交叉接线、上拉/下拉、ESD 和端接。
2. IO 电压域是否匹配，包括外设关断后的倒灌风险。
3. 复位和睡眠默认状态是否安全。
4. 该接口是否占用启动、下载、SWD、USB、唤醒或高速显示等关键复用功能。

5.6.9. UART¶

• SF32LB57x 提供 3 路全双工 UART，最高波特率为 6 Mbps；数据格式可配置，信号可使用功能 0 到 15 的引脚或通过矩阵映射到任意 GPIO。
• MCU RXD 接外设 TXD，MCU TXD 接外设 RXD。
• 外设 IO 电压与主控 IO 域匹配。
• 复用 USB、启动、下载或调试功能的 UART 引脚，应评估复位默认状态。
• PA18、PA19 为默认 DBG-UART 引脚；对于需要频繁插拔的 UART 测试接口，源文档推荐使用 PA18、PA19、PA43 或 PA44，这组 GPIO 的耐压最高为 5.5 V。测试线较长时，应在信号线上串联 100 Ω 电阻以抑制过冲。

5.6.10. I2C¶

• SDA/SCL 必须配置上拉电阻。
• SF32LB57x 提供 4 路 I2C，均支持主机和从机模式；可通过矩阵映射到任意 GPIO。
• 源文档推荐：标准模式（100 kHz）用 4.7 kΩ；快速模式（400 kHz）用 2.2 kΩ 至 3.3 kΩ；Fast-mode Plus（1 MHz）用 1 kΩ 至 2.2 kΩ。400 kHz 可先按 2.2 kΩ 设计，再结合总线电容调整。
• 同一 I2C 总线上只需在主控附近配置一组上拉电阻，不必为每个从设备分别配置；上拉电源应随外设电源同步关断，避免睡眠漏电。
• 多设备共总线时必须确认地址不冲突。

5.6.11. SPI¶

• SF32LB57x 提供 2 路 SPI，均支持主机和从机模式；可使用功能 0 到 15 的引脚，也可通过矩阵映射。
• 主控 SDO 接外设 SDI，主控 SDI 接外设 SDO。
• CLK、CS、模式、相位、极性和最高频率必须匹配外设规格。
• 高速 SPI 走线应短、参考地完整，必要时增加串联阻尼。
• SPI 时钟低于 30 MHz 时可通过矩阵表映射到任意 GPIO；高于 30 MHz 时优先使用功能 0 到功能 15 范围内的专用复用引脚。
• 高速 SPI 应在驱动端附近放置 22 ohm 到 27 ohm 串联电阻，并在时钟线上预留对地电容焊位，用于信号完整性调试。

5.6.12. SDIO¶

• SF32LB57x 内置 2 路 SD/MMC 主机控制器，仅支持主机模式，可连接 SD 卡、SDIO 外设和 eMMC；SDIO 信号由引脚复用器映射到固定 GPIO。
• SDIO 信号应成组走线。
• 在可行时，总线总长度建议控制在约 50 mm 以内，组内长度差控制在约 6 mm 以内。
• CLK、CMD、DATA 走线应位于连续的参考地平面上。
• 应核对 SDIO/eMMC/SD NAND 的上拉、电源控制和电压域。
• 24 MHz 时，芯片 GPIO 内部上拉可能足以满足 CMD 和 Data0 到 Data3 的上拉要求；48 MHz 及以上，应在 CMD 和 Data0 到 Data3 上增加 10 kohm 外部上拉。
• SDIO 信号线上应增加 27 ohm 到 33 ohm 串联电阻，并在时钟线上预留对地电容焊位。
• 外接 TF 卡座时，卡检测 DET 引脚应通过 10 kΩ 电阻上拉至 3.3 V，MCU 对应引脚配置为内部上拉输入；SDIO 信号线和供电回路均应增加 ESD 防护。

5.6.13. USB¶

• USB DP/DN 按 90 ohm 差分对布线。
• USB DP/DM 常用 PA35 / PA36 复用功能，启用 USB 时应避免外部电路在复位阶段拉出异常电平。
• ESD 器件靠近连接器，信号先经过 ESD 再到芯片。
• 避免出现短桩线（stub），保持差分线等长和参考地连续。
• 若睡眠时需要 USB 插拔唤醒，应通过 VBUS 分压将检测信号接至硬件唤醒 GPIO；建议与充电器插入检测共用该 GPIO。
• PA35 固定为 USB_DP，PA36 固定为 USB_DM，不支持重映射；USB2.0 FS 最高 12 Mbps。
• 应在 DP/DM 靠近芯片端预留 22 ohm 或 33 ohm 串联电阻，并预留未贴装的对地电容焊位，用于信号完整性调试。
• USB 接口采用 3.3 V 单端信号。芯片内置识别电阻；软件可配置在 DP 或 DM 上启用 1.5 kΩ 上拉，以识别 Full-Speed 或 Low-Speed 设备。启用 USB 时，将 PA35 和 PA36 配置为高阻输入，以避免引脚复用冲突。

5.6.14. CAN¶

• SF32LB57x 提供 2 路兼容 CAN 2.0B 的 CAN 接口，可通过矩阵映射到任意 GPIO。
• CAN 收发器电源和 IO 电压应与主控匹配。
• 应按系统要求增加终端电阻、共模电感和 ESD 防护。
• 工业或车载环境需额外关注浪涌、EFT、ESD 和地电位差。

5.6.15. GPADC¶

• GPADC 输入电压应保持在 0 V 至 3.3 V 的额定范围内。
• 仅 PA28 到 PA38（共 11 个管脚）通过管脚复用支持 GPADC 功能；不得将该功能分配到其他管脚。
• 分压测量应使用 1% 精度电阻。
• 每路 GPADC 输入都应在芯片管脚附近放置一颗 100 nF（0.1 uF）滤波电容。
• GPADC 走线远离 DC/DC、RF、USB、SDIO、显示时钟和充电回路。

5.7. 制造¶

5.7.1. 量产启动与下载模式¶

应保持默认调试/下载引脚可供量产夹具访问，并在分配产品 IO 之前预留启动模式控制。源自查表要求在 PA43 / PA44 上提供可焊接的测试点；同时要求在 PA00 上提供上拉电阻和测试点，PA01 上的电阻和测试点为可选。

5.7.2. 产线烧录与校准¶

源文档要求使用离线烧录器写入 Flash 并完成晶体校准。本节未说明 RF 校准或电源电流测试。设计量产焊盘时，应遵循源文档对探针尺寸、间距和方向的要求，并与量产夹具负责人确认表 5.7-3 中不同清单的差异。

参见 思澈科技（SiFli）离线烧录器文档。

最后更新: 2026-10-21