SF32LB55x¶
概览¶
SF32LB55x 系列是主流超低功耗 AIoT 微控制器，面向 BLE 连接产品，这类产品需要比入门级蓝牙（Bluetooth）MCU 更强的显示能力、更充裕的内存余量和更多的封装选择。
它采用 big.LITTLE 双核架构，由两个 Arm Cortex-M33 STAR-MC11 处理器组成：高性能应用核最高运行频率为 240 MHz，超低功耗核最高运行频率为 48 MHz。这样，应用核可处理负载较重的 UI，低功耗核则负责传感器处理、待机控制以及需要持续运行的 BLE 任务。
根据思澈科技（SiFli）官方产品简介和数据手册，SF32LB55x 支持 BLE 5.2，集成 ePicasso 2.5D 图形引擎、双 LCD 控制器和面向 TinyML 的神经网络矩阵加速器；片上 SRAM 共 1,312 KB（HCPU 1,088 KB + LCPU 224 KB），并支持 NOR、NAND、eMMC、PSRAM 等外部存储器。因此，对于需要比 SF32LB52x 更充足资源、又无需采用 56/58 系列更高规格器件的可穿戴设备、传感器密集型产品和紧凑型 HMI，SF32LB55x 是值得考虑的选择。
思澈科技（SiFli）的芯片型号指南还指出，SF32LB55x 的定义早于后续的 52/56/58 系列，因此其型号后缀并未完全遵循这些系列采用的编号规则。选型时应以完整的可订购料号和对应封装的能力表为准，不要仅凭后缀推断器件的全部特性。
应用场景¶
SF32LB55x 适用于以 BLE 为核心、但又需要更强 UI 能力、更大工作内存或更灵活封装方案的产品，包括：
- 智能手表和运动手环
- 健康监测类可穿戴设备
- 智能门锁与智能家居控制器
- 配备多种传感器的联网配件
- 紧凑型图形化 HMI 产品
- 智能触控笔及笔式交互设备配件
- 便携式终端与手持控制设备
若设计需要以下一项或多项能力，可将 SF32LB55x 纳入候选：
- BLE 5.2 连接与极低接收电流
- MIPI DSI 命令模式显示支持
- 面向 LVGL、图形资源、传感处理或 TinyML 负载的更大 SRAM
- 用户可编程的低功耗处理器
- 比 SF32LB52x 更多的 GPIO 或更密集的封装选项
- NOR、NAND、eMMC、QSPI-PSRAM 或 OPI-PSRAM 的外部存储灵活性
开发资源¶
特性与规格¶
计算与存储¶
- 高性能 Arm Cortex-M33 STAR-MC1 应用处理器，最高 240 MHz
- 超低功耗 Arm Cortex-M33 STAR-MC1 处理器，最高 48 MHz
- 应用处理器最高 360 DMIPS / 965 EEMBC CoreMark
- 低功耗处理器最高 72 DMIPS / 193 EEMBC CoreMark
- 1,088 KB 应用 SRAM，其中包含 64 KB 保留 SRAM
- 224 KB 低功耗 SRAM，全部为保留 SRAM
- 支持 NOR、NAND、eMMC、QSPI-PSRAM 和 OPI-PSRAM 外部存储
图形、显示与 AI¶
- ePicasso 2.5D 图形引擎，支持硬件旋转、缩放、镜像与 Alpha 混合
- eZip 可对图形进行无损解压，并可与 ePicasso 串联使用
- ePicasso 变换层分辨率最高为 640 × 640；通用图层和显示输出最高支持 1024 × 1024，显示输出最高可达 60 fps
- LCD 控制器支持 8080、SPI、Dual-SPI、Quad-SPI、DPI、MIPI DSI 和 JDI 反射式显示接口；具体接口取决于型号，选型时应逐项确认
- TurboPixel 帧缓冲压缩可让 LCD 控制器直接读取压缩帧数据并在显示时解压，从而减少帧缓冲占用和读取带宽需求
- 双 LCD 控制器；常开显示（always-on display）接口和双屏能力取决于所选型号与封装
- 面向 TinyML 的神经网络矩阵加速器，最高 1.92 GOPS、5.73 TOPS/W
无线连接¶
- 低功耗蓝牙（Bluetooth Low Energy，BLE）5.2
- 支持 BLE 125 kbps、500 kbps、1 Mbps、2 Mbps 模式
- 1 Mbps 模式下灵敏度低至 -100 dBm
- 最大发射功率 10 dBm
- 接收峰值电流：3.3 V 下 2.0 mA
安全¶
- AES 与 CRC 硬件加速器
- 真随机数发生器（TRNG）
- PSA Certified Level 1
外设与 I/O¶
- 全系列最多提供 5 路 UART、6 路 I2C 和 4 路 SPI；各型号的数量不同，见下表
- I2S 和 PDM 接口数量因型号而异，见下表。每路 PDM 接口最多可连接 2 个数字麦克风，因此接口数量不等于麦克风数量；还需核对所选型号的引脚可用性。
| 型号 | UART | I2C | SPI | I2S | PDM | 16 位 Sigma-Delta ADC |
|---|---|---|---|---|---|---|
| SS6600A8 | 未注明 | 未注明 | 未注明 | 未注明 | 未注明 | 未注明 |
| SF32LB551U4O5 | 2 | 3 | 2 | 1 | 1 | 不提供 |
| SF32LB555V4O6 / SF32LB555V436 | 5 | 5 | 4 | 1 | 1 | 5 通道 |
| SF32LB557VD3A6 | 5 | 6 | 4 | 2 | 2 | 5 通道 |
**SS6600A8 的来源说明：**当前思澈科技（SiFli）芯片型号指南列出了该型号的封装、合封存储、GPIO 和显示接口，但没有给出其 UART、I2C、SPI、I2S、PDM 或 Sigma-Delta ADC 的型号级数量。DS5501 V1.7.2 数据手册表 0-1 也没有单独列出 SS6600A8。因此，表中将这些数量标为“未注明”；不能仅因它与 SF32LB551U4O5 同为 QFN68L 封装，就直接套用后者的数据。分配引脚前，请向思澈科技（SiFli）确认具体配置。
- 1 路 USB 2.0 FS 主机/设备接口
- 1 路 10 位 GPADC（SAR ADC）：数据手册列出最多 8 路单端输入或 4 对差分输入，单端输入范围为 0–1.1 V
- ADC 资料存在差异：DS5501 V1.7.2 数据手册列出最多 8 路单端输入或 4 对差分输入，单端输入范围为 0–1.1 V；SF32LB55x 硬件应用说明则记载 5 个通道、输入范围为 0–0.9 V。设计模拟前端前，请结合具体料号和 SDK 版本核实通道映射及输入限制。
- 上表中的 BGA145 和 BGA169 型号提供 1 路 16 位 Sigma-Delta ADC（5 通道）；QFN68L 型号不提供
- 温度传感器
- 2 路低功耗电压比较器
- 外设任务控制器（PTC）
- GPIO 数量因封装而异，详见下方封装表和资料差异说明
电源与封装¶
- 供电范围因型号而异：SS6600A8 为 2.97 V 至 3.63 V；551U4O5 和表列 BGA 型号为 1.71 V 至 3.63 V
- 工作温度因型号而异：资料列出的 QFN 型号为 -20 °C 至 +70 °C；表列 BGA 型号为 -40 °C 至 +85 °C
- 集成电源管理，含两路高效降压（buck）稳压器和低功耗 LDO
- RTC 唤醒下睡眠电流：600 nA
- 引脚唤醒下睡眠电流：280 nA
- 封装选项：QFN68L、BGA145、BGA169
系列型号¶
SF32LB55x 提供 QFN 与 BGA 封装。由于 GPIO 数量、合封存储、显示接口选择和 PCB 工艺要求都会随封装而变化，应尽早锁定封装方案。
对 55x 而言，封装选择在这里不只是布局层面的决定。思澈科技（SiFli）的芯片型号指南明确指出，不同封装支持的显示接口组合并不相同，因此应先确定封装，再敲定显示方案、合封存储和引脚分配。同一封装内的型号引脚兼容（pin-to-pin）；选用替代料时，仍须确认合封存储配置和显示需求。
| 封装 | HCPU / LCPU GPIO 数量 | GPIO 总数 | 典型适用设计 |
|---|---|---|---|
| QFN68L | 28 / 21 | 49 | 面向紧凑型可穿戴或 BLE 传感器产品，PCB 工艺成本较低 |
| BGA145 | 55 / 40 | 95 | 适合显示、存储、传感器资源更丰富的设计 |
| BGA169 | 71 / 42 | 113 | 适合 I/O 需求最高、合封存储与显示选择最丰富的 SF32LB55x 设计 |
下表列出思澈科技（SiFli）芯片型号指南当前收录的代表型号，可用于比较封装与合封存储配置。该系列的定义早于思澈科技（SiFli）现行命名规则，因此选型时应以完整可订购料号为准，不要仅凭后缀推断器件特性。
| 料号 | 封装 | 合封存储 | 型号指南列出的显示接口 | 选型要点 |
|---|---|---|---|---|
| SS6600A8 | QFN68L | 两颗 4 MB QSPI NOR 器件配置为单颗 8 MB OSPI NOR；不含合封 PSRAM | QSPI、8080 | 49 路 GPIO；2.97 V 至 3.63 V；-20 °C 至 +70 °C；紧凑型无合封 PSRAM 方案 |
| SF32LB551U4O5 | QFN68L | 4 MB QSPI NOR 启动 Flash + 4 MB OPI-PSRAM | QSPI、8080 | 49 路 GPIO；1.71 V 至 3.63 V；-20 °C 至 +70 °C；紧凑型合封 PSRAM 方案 |
| SF32LB555V4O6 | BGA145 | 4 MB QSPI NOR 启动 Flash + 4 MB OPI-PSRAM | MIPI DSI 命令模式、QSPI、8080 | 95 路 GPIO；-40 °C 至 +85 °C；适合需要 4 MB PSRAM 的均衡型 BGA145 显示产品 |
| SF32LB555V436 | BGA145 | 4 MB QSPI NOR 启动 Flash + 8 MB OPI-PSRAM | MIPI DSI 命令模式、QSPI、8080 | 95 路 GPIO；-40 °C 至 +85 °C；适合需要 SF32LB555V4O6 两倍合封 PSRAM 容量的 BGA145 设计 |
| SF32LB557VD3A6 | BGA169 | 1 MB QSPI NOR 启动 Flash + 16 MB OPI-PSRAM + 2 MB QPI-PSRAM | MIPI DSI 命令模式、QSPI、8080、JDI/Sharp MIP | 113 路 GPIO；-40 °C 至 +85 °C；支持 MIPI DSI 与 SPI/DSPI 双屏异显 |
针对 SF32LB557VD3A6，思澈科技（SiFli）当前的芯片型号指南和 DS5501 V1.7.2 数据手册表 0-1 均列出 HCPU 71 路 + LCPU 42 路，共 113 路 GPIO。但该数据手册的特性摘要和封装汇总，以及 PB0001 V1.3 产品简介，又将 BGA169 列为 119 路 GPIO（HCPU 71 路 + LCPU 48 路）。因此，官方资料之间存在冲突，DS5501 数据手册内部也不一致。本页按型号明细表和当前芯片型号指南采用 113 路。分配管脚或定版前，请根据所选封装的球位图核实可用 GPIO，并向思澈科技（SiFli）确认可订购料号；同时核对各型号的供电与温度等级、完整料号及合封存储配置。相关资料见 DS5501 V1.7.2 数据手册、PB0001 V1.3 产品简介和思澈科技（SiFli）芯片型号指南。BGA145 和 BGA169 封装尺寸均为 7 × 7 × 0.94 mm，球距为 0.5 mm。
集成路径¶
可按以下步骤，将 SF32LB55x 的初步选型推进到设计验证：
- 验证固件路径。 从 SiFli-SDK 快速开始开始，再通过 SiFli-SDK 工作流和示例验证所需显示、蓝牙和低功耗行为。
- 规划评估硬件。 μForge 当前未收录 SF32LB55 专用模组或开发板。请使用SF32 产品选型工具选择最接近的评估平台，并在将评估结果用于 55x 设计前核对其封装和接口覆盖范围。
- 进行硬件设计与评审。 在发布原理图或布局前，请参考 μForge 的硬件设计指南，以及其中的原理图核对表和 PCB 布局核对表。
- 核对权威来源。 针对准确的可订购型号和封装，核对思澈科技（SiFli）的数据手册、用户手册、原始硬件设计指南和硬件应用说明源文件。
常见问题¶
SF32LB55x 的主要规格是什么？ SF32LB55x 由应用 CPU（Cortex-M33 @240 MHz）与低功耗内核（Cortex-M33 @48 MHz，用户可编程内核）组成，内置 1,312 KB SRAM，支持仅支持低功耗蓝牙（BLE）。图形：ePicasso 1.0。封装：QFN68 / BGA145 / BGA169（7 × 7 mm (QFN68)）。USB 2.0 FS。以上为系列级参数，具体以所选型号的数据手册为准。
SF32LB55x 支持哪些显示接口？ SPI / DSPI / QSPI / 8080 / JDI / RGB / MIPI。具体支持情况因型号和封装而异。
SF32LB55x 的封装内存储器有多大？ 按型号不同，封装内 PSRAM 最多 16 MB + 2 MB，封装内 NOR Flash 最多 8 MB。
SF32LB55x 需要什么供电电压？ 按变体不同为 1.71–3.63 V，请以数据手册确认具体范围。
如何开始基于 SF32LB55x 的硬件设计？ 请先阅读 SF32LB55x 硬件设计指南，了解原理图、电源、时钟/RF 和 PCB 布局要求，并在投板前使用原理图与布局检查清单。
相关产品¶
开发套件¶
建议以官方硬件应用说明、参考原理图和核对表作为封装选择、电源树定义、显示接口规划、存储选型、RF 布局以及量产测试规划的起点。
参考产品¶
典型终端产品包括智能手表、运动手环、健康监测可穿戴设备、智能门锁、联网配件、智能家居控制器，以及紧凑型图形化 HMI。
-
STAR-MC1 是安谋科技（Arm China）的可配置 Armv8-M Mainline 嵌入式 CPU IP。思澈科技（SiFli）在兼容的 SF32 器件中，将其标注为 Arm Cortex-M33 STAR-MC1 应用处理器。其 Cortex-M33 级软件模型有助于沿用既有 Cortex-M33 固件、中间件、RTOS 移植和工具链，但仍需完成器件专用的常规集成工作。CU、SP 和 SE 配置主要在缓存、TCM、XIPU 和 TrustZone 能力上有所不同；Arm 自定义指令/CDE 和协处理器接口属于可选能力，具体功能以目标 SF32 料号为准。思澈科技（SiFli）文档会依上下文使用 Arm Cortex-M33 STAR-MC1 或 Arm Cortex-M33。 ↩
最后更新: